《吉大17春秋學(xué)期《數(shù)字邏輯電路》在線作業(yè)一》由會員分享，可在線閱讀，更多相關(guān)《吉大17春秋學(xué)期《數(shù)字邏輯電路》在線作業(yè)一（4頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、一、單選題（共 10 道試題，共 40 分。） V 1. 對于T觸發(fā)器，若原態(tài)Qn=0，欲使新態(tài)Qn+1=1，應(yīng)使輸入T=（ ）A. 0B. 1C. QD. /Q或12. 欲使D觸發(fā)器按Qn+1=/Qn工作，應(yīng)使輸入D=（ ）A. 0B. 1C. QD. /Q3. 十進(jìn)制數(shù)25用8421BCD碼表示為( ).A. 10 101B. 0010 0101C. 100101D. 101014. 在一個8位的存儲單元中，能夠存儲的最大無符號整數(shù)是( ).A. （256）10B. （127）10C. （FE）16D. （255）105. A+BC= ( ).A. A+BB. A+CC. （A+B）（A+

2、C）D. B+C6. 以下電路中可以實現(xiàn)“線與”功能的有（ ）.A. 與非門B. 三態(tài)輸出門C. 集電極開路門D. 或非門7. MOS集成電路采用的是（）控制，其功率損耗比較小A. 電壓B. 電流C. 灌電流D. 拉電流8. 對于T觸發(fā)器，若原態(tài)Qn=1，欲使新態(tài)Qn+1=1，應(yīng)使輸入T=（ ）A. 0或/QB. 1C. QD. /Q9. 以下電路中常用于總線應(yīng)用的有（ ）.A. TSL門B. OC門C. 漏極開路門D. CMOS與非門10. 在下列觸發(fā)器中，有約束條件的是（ ）A. 主從JK F/FB. 主從D F/FC. 同步RS F/FD. 邊沿D F/F 二、判斷題（共 10 道試題，

3、共 40 分。） V 1. 編碼與譯碼是互逆的過程。（ ）A. 錯誤B. 正確2. 把一個5進(jìn)制計數(shù)器與一個10進(jìn)制計數(shù)器串聯(lián)可得到15進(jìn)制計數(shù)器。（ ）A. 錯誤B. 正確3. 在同步時序電路的設(shè)計中，若最簡狀態(tài)表中的狀態(tài)數(shù)為2N，而又是用N級觸發(fā)器來實現(xiàn)其電路，則不需檢查電路的自啟動性。（ ）A. 錯誤B. 正確4. 數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過程。（ ）A. 錯誤B. 正確5. 格雷碼具有任何相鄰碼只有一位碼元不同的特性。（ ）A. 錯誤B. 正確6. 利用卡諾圖合并最小項時，所有為1的方格必須要圈。（ ）A. 錯誤B. 正確7. 8421碼1001比0001大。（ ）

4、A. 錯誤B. 正確8. 邏輯函數(shù)兩次求反則還原，邏輯函數(shù)的對偶式再作對偶變換也還原為它本身。（ ）A. 錯誤B. 正確9. 合邏輯電路中產(chǎn)生競爭冒險的主要原因是輸入信號受到尖峰干擾。（ ）A. 錯誤B. 正確10. 根據(jù)二進(jìn)制加法原則，二進(jìn)制數(shù)01B和二進(jìn)制數(shù)10B相加的和應(yīng)該為11B。（ ）A. 錯誤B. 正確 三、多選題（共 5 道試題，共 20 分。） V 1. 對于TTL與非門閑置輸入端的處理，可以( )。A. 接電源B. 通過電阻3k接電源C. 接地D. 與有用輸入端并聯(lián)BD2. 邏輯變量的取值和可以表示（）。A. 開關(guān)的閉合、斷開B. 電位的高、低C. 真與假D. 電流的有、無BCD3. 下列觸發(fā)器中，克服了空翻現(xiàn)象的有( )。A. 邊沿D觸發(fā)器B. 主從RS觸發(fā)器C. 同步RS觸發(fā)器D. 主從JK觸發(fā)器BD4. CMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點是( )。A. 微功耗B. 高速度C. 高抗干擾能力D. 電源范圍寬CD5. 下面代碼中哪些是無權(quán)碼（）。A. 8421BCD碼B. 5421BCD碼C. 余三碼D. 格雷碼D