《吉大17春秋學(xué)期《數(shù)字邏輯電路》在線作業(yè)二》由會(huì)員分享，可在線閱讀，更多相關(guān)《吉大17春秋學(xué)期《數(shù)字邏輯電路》在線作業(yè)二（4頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、一、單選題（共 10 道試題，共 40 分。） V 1. 邊沿式D觸發(fā)器是一種（ ）穩(wěn)態(tài)電路A. 無(wú)B. 單C. 雙D. 多2. 對(duì)于TTL與非門閑置輸入端的處理，不可以（ ）.A. 接電源B. 通過(guò)電阻3k接電源C. 接地D. 與有用輸入端并聯(lián)3. 以下電路中常用于總線應(yīng)用的有（ ）.A. TSL門B. OC門C. 漏極開路門D. CMOS與非門4. 一個(gè)8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有（ ）個(gè)A. 1B. 2C. 3D. 85. 欲使JK觸發(fā)器按Qn+1=0工作，可使JK觸發(fā)器的輸入端（ ）A. J=K=1B. J=Q,K=QC. J=Q,K=1D. J=0,K=1 或B，C6. TTL集成

2、電路采用的是( )控制，其功率損耗比較大A. 電壓B. 電流C. 灌電流D. 拉電流7. 在何種輸入情況下，“或非”運(yùn)算的結(jié)果是邏輯1( ).A. 全部輸入是0B. 全部輸入是1C. 任一輸入為0，其他輸入為1D. 任一輸入為18. 一個(gè)觸發(fā)器可記錄一位二進(jìn)制代碼，它有（ ）個(gè)穩(wěn)態(tài)A. 0B. 1C. 2D. 39. 組合邏輯電路消除競(jìng)爭(zhēng)冒險(xiǎn)的方法有（ ）A. 修改邏輯設(shè)計(jì)B. 在輸出端接入緩沖電路C. 后級(jí)加緩沖電路D. 屏蔽輸入信號(hào)的尖峰干擾10. 五個(gè)D觸發(fā)器構(gòu)成環(huán)形計(jì)數(shù)器，其計(jì)數(shù)長(zhǎng)度為（ ）A. 5B. 10C. 25D. 32 二、判斷題（共 10 道試題，共 40 分。） V 1.

3、 邏輯代數(shù)只有與運(yùn)算、或運(yùn)算、非運(yùn)算。（ ）A. 錯(cuò)誤B. 正確2. 編碼與譯碼是互逆的過(guò)程。（ ）A. 錯(cuò)誤B. 正確3. 因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立，所以AB=0成立。（ ）A. 錯(cuò)誤B. 正確4. 若兩個(gè)函數(shù)具有不同的真值表，則兩個(gè)邏輯函數(shù)必然不相等。（ ）A. 錯(cuò)誤B. 正確5. 0FEH是我們數(shù)制中的十六進(jìn)制。（ ）A. 錯(cuò)誤B. 正確6. 普通的邏輯門電路的輸出端不可以并聯(lián)在一起，否則可能會(huì)損壞器件。（ ）A. 錯(cuò)誤B. 正確7. 數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無(wú)大小之分。（ ）A. 錯(cuò)誤B. 正確8. 8421碼1001比0001大。（ ）A. 錯(cuò)誤

4、B. 正確9. 二進(jìn)制譯碼器相當(dāng)于是一個(gè)最小項(xiàng)發(fā)生器，便于實(shí)現(xiàn)組合邏輯電路。（ ）A. 錯(cuò)誤B. 正確10. CMOS或非門與TTL或非門的邏輯功能完全相同。（ ）A. 錯(cuò)誤B. 正確 三、多選題（共 5 道試題，共 20 分。） V 1. 下面代碼中哪些是無(wú)權(quán)碼（）。A. 8421BCD碼B. 5421BCD碼C. 余三碼D. 格雷碼D2. 下列觸發(fā)器中，克服了空翻現(xiàn)象的有( )。A. 邊沿D觸發(fā)器B. 主從RS觸發(fā)器C. 同步RS觸發(fā)器D. 主從JK觸發(fā)器BD3. 欲使JK觸發(fā)器按Qn+1=0工作，可使JK觸發(fā)器的輸入端( )。A. J=K=1B. J=Q,K=QC. J=Q,K=1D. J=0,K=1CD4. CMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點(diǎn)是( )。A. 微功耗B. 高速度C. 高抗干擾能力D. 電源范圍寬CD5. 三態(tài)門輸出高阻狀態(tài)時(shí)，（ ）是正確的說(shuō)法A. 用電壓表測(cè)量指針不動(dòng)B. 相當(dāng)于懸空C. 電壓不高不低D. 測(cè)量電阻指針不動(dòng)BD