《《微型計算機原理》（王忠民版）PPT電子課件教案第6章半導(dǎo)體存儲器》由會員分享，可在線閱讀，更多相關(guān)《《微型計算機原理》（王忠民版）PPT電子課件教案第6章半導(dǎo)體存儲器（97頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、第6章 半導(dǎo)體存儲器 第6章 半導(dǎo)體存儲器6.1 概述概述 6.2 隨機讀寫存儲器隨機讀寫存儲器(RAM)6.3 只讀存儲器只讀存儲器(ROM)6.4 存儲器的擴展存儲器的擴展 6.5 幾種新型存儲器簡介幾種新型存儲器簡介 第6章 半導(dǎo)體存儲器 6.1 概概 述述 6.1.1 存儲器的分類存儲器的分類 存儲器是計算機用來存儲信息的部件。按存取速度和用途可把存儲器分為兩大類：內(nèi)存儲器和外存儲器。把通過系統(tǒng)總線直接與CPU相連、具有一定容量、存取速度快的存儲器稱為內(nèi)存儲器，簡稱內(nèi)存。內(nèi)存是計算機的重要組成部分，CPU可直接對它進行訪問，計算機要執(zhí)行的程序和要處理的數(shù)據(jù)等都必須事先調(diào)入內(nèi)存后方可被C

2、PU讀取并執(zhí)行。把通過接口電路與系統(tǒng)相連、存儲容量大而速度較慢的存儲器稱為外存儲器，簡稱外存，如硬盤、軟盤和光盤等。外存用來存放當(dāng)前暫不被CPU處理的程序或數(shù)據(jù)，以及一些需要永久性保存的信息。第6章 半導(dǎo)體存儲器 外存的容量很大，如CDROM光盤可達650MB，硬盤則可達幾GB甚至幾十GB，而且容量還在不斷增加。通常將外存歸入計算機外部設(shè)備，外存中存放的信息必須調(diào)入內(nèi)存后才能被CPU使用。早期的內(nèi)存使用磁芯。隨著大規(guī)模集成電路的發(fā)展，半導(dǎo)體存儲器集成度大大提高，成本迅速下降，存取速度大大加快，所以在微型計算機中，目前內(nèi)存一般都使用半導(dǎo)體存儲器。第6章 半導(dǎo)體存儲器 6.1.2 半導(dǎo)體存儲器的分

3、類半導(dǎo)體存儲器的分類 從應(yīng)用角度可將半導(dǎo)體存儲器分為兩大類：隨機讀寫存儲器RAM(Random Access Memory)和只讀存儲器ROM(Read Only Memory)。RAM是可讀、可寫的存儲器，CPU可以對RAM的內(nèi)容隨機地讀寫訪問，RAM中的信息斷電后即丟失。ROM的內(nèi)容只能隨機讀出而不能寫入，斷電后信息不會丟失，常用來存放不需要改變的信息(如某些系統(tǒng)程序)，信息一旦寫入就固定不變了。根據(jù)制造工藝的不同，隨機讀寫存儲器RAM主要有雙極型和MOS型兩類。雙極型存儲器具有存取速度快、集成度較低、功耗較大、成本較高等特點，適用于對速度要求較高的高速緩沖存儲器；MOS型存儲器具有集成度

4、高、功耗低、價格便宜等特點，適用于內(nèi)存儲器。第6章 半導(dǎo)體存儲器 MOS型存儲器按信息存放方式又可分為靜態(tài)RAM(Static RAM，簡稱SRAM)和動態(tài)RAM(Dynamic RAM，簡稱DRAM)。SRAM存儲電路以雙穩(wěn)態(tài)觸發(fā)器為基礎(chǔ)，狀態(tài)穩(wěn)定，只要不掉電，信息不會丟失。其優(yōu)點是不需要刷新，控制電路簡單，但集成度較低，適用于不需要大存儲容量的計算機系統(tǒng)。DRAM存儲單元以電容為基礎(chǔ)，電路簡單，集成度高，但也存在問題，即電容中的電荷由于漏電會逐漸丟失，因此DRAM需要定時刷新，它適用于大存儲容量的計算機系統(tǒng)。第6章 半導(dǎo)體存儲器 只讀存儲器ROM在使用過程中，只能讀出存儲的信息而不能用通常

5、的方法將信息寫入存儲器。目前常見的有：掩膜式ROM，用戶不可對其編程，其內(nèi)容已由廠家設(shè)定好，不能更改；可編程ROM(Programmable ROM，簡稱PROM)，用戶只能對其進行一次編程，寫入后不能更改；可擦除的PROM(Erasable PROM，簡稱EPROM)，其內(nèi)容可用紫外線擦除，用戶可對其進行多次編程；電擦除的PROM(Electrically Erasable PROM，簡稱EEPROM或E2PROM)，能以字節(jié)為單位擦除和改寫。第6章 半導(dǎo)體存儲器 靜態(tài)RAM動態(tài)RAMMOS型雙極型不可編程掩膜ROM可編程ROM可擦除、可再編程ROM紫外線擦除的EPROM電擦除的E2PROM

6、隨機讀寫存儲器RAM只讀存儲器ROM半導(dǎo)體存儲器圖6.1 半導(dǎo)體存儲器的分類 第6章 半導(dǎo)體存儲器 6.1.3 半導(dǎo)體存儲器的主要技術(shù)指標(biāo)半導(dǎo)體存儲器的主要技術(shù)指標(biāo) 1存儲容量 (1)用字?jǐn)?shù)位數(shù)表示，以位為單位。常用來表示存儲芯片的容量，如1K4位，表示該芯片有1K個單元(1K=1024)，每個存儲單元的長度為4位。(2)用字節(jié)數(shù)表示容量，以字節(jié)為單位，如128B，表示該芯片有 128個單元，每個存儲單元的長度為8位?，F(xiàn)代計算機存儲容量很大，常用KB、MB、GB和TB為單位表示存儲容量的大小。其中，1KB210B1024B；1MB220B1024KB；1GB230Bl024MB；1 TB240

7、B1024 GB。顯然，存儲容量越大，所能存儲的信息越多，計算機系統(tǒng)的功能便越強。第6章 半導(dǎo)體存儲器 2存取時間存取時間 存取時間是指從啟動一次存儲器操作到完成該操作所經(jīng)歷的時間。例如，讀出時間是指從CPU向存儲器發(fā)出有效地址和讀命令開始，直到將被選單元的內(nèi)容讀出為止所用的時間。顯然，存取時間越小，存取速度越快。第6章 半導(dǎo)體存儲器 3存儲周期 連續(xù)啟動兩次獨立的存儲器操作(如連續(xù)兩次讀操作)所需要的最短間隔時間稱為存儲周期。它是衡量主存儲器工作速度的重要指標(biāo)。一般情況下，存儲周期略大于存取時間。4功耗 功耗反映了存儲器耗電的多少，同時也反映了其發(fā)熱的程度。第6章 半導(dǎo)體存儲器 5可靠性可靠

8、性 可靠性一般指存儲器對外界電磁場及溫度等變化的抗干擾能力。存儲器的可靠性用平均故障間隔時間MTBF(Mean Time Between Failures)來衡量。MTBF可以理解為兩次故障之間的平均時間間隔。MTBF越長，可靠性越高，存儲器正常工作能力越強。第6章 半導(dǎo)體存儲器 6集成度 集成度指在一塊存儲芯片內(nèi)能集成多少個基本存儲電路，每個基本存儲電路存放一位二進制信息，所以集成度常用位/片來表示。7性能/價格比 性能/價格比(簡稱性價比)是衡量存儲器經(jīng)濟性能好壞的綜合指標(biāo)，它關(guān)系到存儲器的實用價值。其中性能包括前述的各項指標(biāo)，而價格是指存儲單元本身和外圍電路的總價格。第6章 半導(dǎo)體存儲器

9、 6.1.4 半導(dǎo)體存儲器芯片的基本結(jié)構(gòu)半導(dǎo)體存儲器芯片的基本結(jié)構(gòu) 地址譯碼器存儲矩陣控制邏輯A0A1An三態(tài)數(shù)據(jù)緩沖器D0D1DNW/RCS圖圖6.2 半導(dǎo)體存儲器組成框圖半導(dǎo)體存儲器組成框圖 第6章 半導(dǎo)體存儲器 1存儲體 存儲體是存儲器中存儲信息的部分，由大量的基本存儲電路組成。每個基本存儲電路存放一位二進制信息，這些基本存儲電路有規(guī)則地組織起來(一般為矩陣結(jié)構(gòu))就構(gòu)成了存儲體(存儲矩陣)。不同存取方式的芯片，采用的基本存儲電路也不相同。存儲體中，可以由N個基本存儲電路構(gòu)成一個并行存取N位二進制代碼的存儲單元(N的取值一般為1、4、8等)。為了便于信息的存取，給同一存儲體內(nèi)的每個存儲單元

10、賦予一個惟一的編號，該編號就是存儲單元的地址。這樣，對于容量為2n個存儲單元的存儲體，需要n條地址線對其編址，若每個單元存放N位信息，則需要N條數(shù)據(jù)線傳送數(shù)據(jù)，芯片的存儲容量就可以表示為2nN位。第6章 半導(dǎo)體存儲器 2外圍電路 外圍電路主要包括地址譯碼電路和由三態(tài)數(shù)據(jù)緩沖器、控制邏輯兩部分組成的讀/寫控制電路。1)地址譯碼電路 存儲芯片中的地址譯碼電路對CPU從地址總線發(fā)來的n位地址信號進行譯碼，經(jīng)譯碼產(chǎn)生的選擇信號可以惟一地選中片內(nèi)某一存儲單元，在讀/寫控制電路的控制下可對該單元進行讀/寫操作。第6章 半導(dǎo)體存儲器 2)讀/寫控制電路 讀/寫控制電路接收CPU發(fā)來的相關(guān)控制信號，以控制數(shù)據(jù)

11、的輸入/輸出。三態(tài)數(shù)據(jù)緩沖器是數(shù)據(jù)輸入/輸出的通道，數(shù)據(jù)傳輸?shù)姆较蛉Q于控制邏輯對三態(tài)門的控制。CPU發(fā)往存儲芯片的控制信號主要有讀/寫信號(R/W)、片選信號(CS)等。值得注意的是，不同性質(zhì)的半導(dǎo)體存儲芯片其外圍電路部分也各有不同，如在動態(tài)RAM中還要有預(yù)充、刷新等方面的控制電路，而對于ROM芯片在正常工作狀態(tài)下只有輸出控制邏輯等。第6章 半導(dǎo)體存儲器 3地址譯碼方式 芯片內(nèi)部的地址譯碼主要有兩種方式，即單譯碼方式和雙譯碼方式。單譯碼方式適用于小容量的存儲芯片，對于容量較大的存儲器芯片則應(yīng)采用雙譯碼方式。1)單譯碼方式 單譯碼方式只用一個譯碼電路對所有地址信息進行譯碼，譯碼輸出的選擇線直接

12、選中對應(yīng)的單元，如圖6.3所示。一根譯碼輸出選擇線對應(yīng)一個存儲單元，故在存儲容量較大、存儲單元較多的情況下，這種方法就不適用了。第6章 半導(dǎo)體存儲器 圖6.3 單譯碼方式地址譯碼器012315A0A1A2A3選擇線存儲體數(shù)據(jù)緩沖器控制電路4位I/O0I/O3CSWR第6章 半導(dǎo)體存儲器 以一個簡單的16字4位的存儲芯片為例，如圖6.3所示。將所有基本存儲電路排成16行4列(圖中未詳細畫出)，每一行對應(yīng)一個字，每一列對應(yīng)其中的一位。每一行的選擇線和每一列的數(shù)據(jù)線是公共的。圖中，A0A3 4根地址線經(jīng)譯碼輸出16根選擇線，用于選擇16個單元。例如，當(dāng)A3A2A1A0=0000，而片選信號為CS=0

13、，WR=1時，將0號單元中的信息讀出。第6章 半導(dǎo)體存儲器 2)雙譯碼方式 雙譯碼方式把n位地址線分成兩部分，分別進行譯碼，產(chǎn)生一組行選擇線X和一組列選擇線Y，每一根X線選中存儲矩陣中位于同一行的所有單元，每一根Y線選中存儲矩陣中位于同一列的所有單元，當(dāng)某一單元的X線和Y線同時有效時，相應(yīng)的存儲單元被選中。圖6.4給出了一個容量為1K字(單元)1位的存儲芯片的雙譯碼電路。1K(1024)個基本存儲電路排成3232的矩陣，10根地址線分成A0A4 和A5A9兩組。A0A4經(jīng)X譯碼輸出32條行選擇線，A5A9經(jīng)Y譯碼輸出32條列選擇線。行、列選擇線組合可以方便地找到1024個存儲單元中的任何一個。

14、例如，當(dāng)A4A3A2A1A0=00000，A9A8A7A6A5=00000時，第0號單元被選中，通過數(shù)據(jù)線I/O實現(xiàn)數(shù)據(jù)的輸入或輸出。圖中，X和Y譯碼器的輸出線各有32根，總輸出線數(shù)僅為64根。若采用單譯碼方式，將有1024根譯碼輸出線。第6章 半導(dǎo)體存儲器 三態(tài)雙向緩沖器32321024存儲矩陣10241控制電路Y向譯碼器CSWR RDA5A6A7A8A9Y0Y1Y31X0X1X2X31X向譯碼器A0A1A2A3A4I/O(1位)圖6.4 雙譯碼方式 第6章 半導(dǎo)體存儲器 6.2 隨機讀寫存儲器隨機讀寫存儲器(RAM)6.2.1 靜態(tài)靜態(tài)RAM 1.靜態(tài)RAM的基本存儲電路 靜態(tài)RAM的基本

15、存儲電路通常由6個MOS管組成，如圖6.5所示。電路中V1、V2為工作管，V3、V4為負(fù)載管，V5、V6為控制管。其中，由V1、V2、V3及V4管組成了雙穩(wěn)態(tài)觸發(fā)器電路，V1和V2的工作狀態(tài)始終為一個導(dǎo)通，另一個截止。V1截止、V2導(dǎo)通時，A點為高電平，B點為低電平；V1導(dǎo)通、V2截止時，A點為低電平，B點為高電平。所以，可用A點電平的高低來表示“0”和“1”兩種信息。第6章 半導(dǎo)體存儲器 行選擇線XV3V1AV4V2BV5D位線VCCV7I/O列選擇線YV6V8I/O位線 D圖6.5 六管靜態(tài)RAM存儲電路 第6章 半導(dǎo)體存儲器 V7、V8管為列選通管，配合V5、V6兩個行選通管，可使該基本

16、存儲電路用于雙譯碼電路。當(dāng)行線X和列線Y都為高電平時，該基本存儲電路被選中，V5、V6、V7、V8管都導(dǎo)通，于是A、B兩點與I/O、I/O分別連通，從而可以進行讀/寫操作。寫操作時，如果要寫入“1”，則在I/O線上加上高電平，在I/O線上加上低電平，并通過導(dǎo)通的V5、V6、V7、V8 4個晶體管，把高、低電平分別加在A、B點，即A=“1”，B=“0”，使V1管截止，V2管導(dǎo)通。當(dāng)輸入信號和地址選擇信號(即行、列選通信號)消失以后，V5、V6、V7、V8管都截止，V1和V2管就保持被強迫寫入的狀態(tài)不變，從而將“1”寫入存儲電路。此時，各種干擾信號不能進入V1和V2管。所以，只要不掉電，寫入的信息

17、不會丟失。寫入“0”的操作與其類似，只是在I/O線上加上低電平，在I/O線上加上高電平。第6章 半導(dǎo)體存儲器 讀操作時，若該基本存儲電路被選中，則V5、V6、V7、V8管均導(dǎo)通，于是A、B兩點與位線D和D相連，存儲的信息被送到I/O與I/O線上。讀出信息后，原存儲信息不會被改變。由于靜態(tài)RAM的基本存儲電路中管子數(shù)目較多，故集成度較低。此外，T1和T2管始終有一個處于導(dǎo)通狀態(tài)，使得靜態(tài)RAM的功耗比較大。但是靜態(tài)RAM不需要刷新電路，所以簡化了外圍電路。第6章 半導(dǎo)體存儲器 2Intel 2114 SRAM芯片 Intel 2114 SRAM芯片的容量為1K4位，18腳封裝，+5 V電源，芯片

18、內(nèi)部結(jié)構(gòu)及芯片引腳圖和邏輯符號分別如圖6.6和6.7所示。由于1K44096，所以Intel 2114 SRAM芯片有4096個基本存儲電路，將4096個基本存儲電路排成64行64列的存儲矩陣，每根列選擇線同時連接4位列線，對應(yīng)于并行的4位(位于同一行的4位應(yīng)作為同一單元的內(nèi)容被同時選中)，從而構(gòu)成了64行16列=1K個存儲單元，每個單元有4位。1K個存儲單元應(yīng)有A0A9 10個地址輸入端，2114片內(nèi)地址譯碼采用雙譯碼方式，A3A8 6根用于行地址譯碼輸入，經(jīng)行譯碼產(chǎn)生64根行選擇線，A0、A1、A2和A9 4根用于列地址譯碼輸入，經(jīng)過列譯碼產(chǎn)生16根列選擇線。第6章 半導(dǎo)體存儲器 A3A4

19、A5A6A7A8行地址譯碼存儲矩陣6464列選擇A0A1A2A9輸入數(shù)據(jù)控制I/O1&1&2I/O2I/O3I/O4CSWE列I/O電路圖6.6 Intel 2114內(nèi)部結(jié)構(gòu) 第6章 半導(dǎo)體存儲器 Intel2114123456789101112131415161718Intel2114A6A5A4A3A0A1A2GNDCSWEI/O4I/O3I/O2I/O1A9A8A7VCC(a)A0A1A2A3A4A5A6A7A8A9WECS(b)I/O2I/O3I/O4I/O1圖6.7 Intel 2114引腳及邏輯符號(a)引腳；(b)邏輯符號 第6章 半導(dǎo)體存儲器 地址輸入線A0A9送來的地址信號分

20、別送到行、列地址譯碼器，經(jīng)譯碼后選中一個存儲單元(有4個存儲位)。當(dāng)片選信號CS0且WE0時，數(shù)據(jù)輸入三態(tài)門打開，I/O電路對被選中單元的4位進行寫入；當(dāng)CS0且WE1時，數(shù)據(jù)輸入三態(tài)門關(guān)閉，而數(shù)據(jù)輸出三態(tài)門打開，I/O電路將被選中單元的4位信息讀出送數(shù)據(jù)線；當(dāng)CS1即CS無效時，不論WE為何種狀態(tài)，各三態(tài)門均為高阻狀態(tài)，芯片不工作。第6章 半導(dǎo)體存儲器 6.2.2 動態(tài)動態(tài)RAM 1動態(tài)RAM的基本存儲電路 動態(tài)存儲器和靜態(tài)存儲器不同，動態(tài)RAM的基本存儲電路利用電容存儲電荷的原理來保存信息，由于電容上的電荷會逐漸泄漏，因而對動態(tài)RAM必須定時進行刷新，使泄漏的電荷得到補充。動態(tài)RAM的基本

21、存儲電路主要有六管、四管、三管和單管等幾種形式，在這里我們介紹四管和單管動態(tài)RAM基本存儲電路。第6章 半導(dǎo)體存儲器 1)四管動態(tài)RAM基本存儲電路 圖6.5所示的六管靜態(tài)RAM基本存儲電路依靠Vl和V2管來存儲信息，電源VCC通過V3、V4管向V1、V2管補充電荷，所以Vl和V2管上存儲的信息可以保持不變。實際上，由于MOS管的柵極電阻很高，泄漏電流很小，即使去掉V3、V4管和電源VCC，Vl和V2管柵極上的電荷也能維持一定的時間，于是可以由V1、V2、V5、V6構(gòu)成四管動態(tài)RAM基本存儲電路，如圖6.8所示。第6章 半導(dǎo)體存儲器 V9V5AV1C1BV2C2CDDI/OV7V10V6V8預(yù)

22、充行選擇線X列選擇線YI/ODDC預(yù)充圖6.8 四管動態(tài)RAM存儲電路 第6章 半導(dǎo)體存儲器 電路中，V5、V6、V7、V8管仍為控制管，當(dāng)行選擇線X和列選擇線Y都為高電平時，該基本存儲電路被選中，V5、V6、V7、V8管都導(dǎo)通，則A、B點與位線D、D分別相連，再通過V7、V8管與外部數(shù)據(jù)線I/O、I/O相通，可以進行讀/寫操作。同時，在列選擇線上還接有兩個公共的預(yù)充管V9和V10。寫操作時，如果要寫入“1”，則在I/O線上加上高電平，在I/O線上加上低電平，并通過導(dǎo)通的V5、V6、V7、V8 4個晶體管，把高、低電平分別加在A、B點，將信息存儲在V1和V2管柵極電容上。行、列選通信號消失以后

23、，V5、V6截止，靠V1、V2管柵極電容的存儲作用，在一定時間內(nèi)可保留所寫入的信息。第6章 半導(dǎo)體存儲器 讀操作時，先給出預(yù)充信號使V9、V10導(dǎo)通，由電源對電容CD和CD進行預(yù)充電，使它們達到電源電壓。行、列選擇線上為高電平，使V5、V6、V7、V8導(dǎo)通，存儲在V1和V2上的信息經(jīng)A、B點向I/O、I/O線輸出。若原來的信息為“1”，即電容C2上存有電荷，V2導(dǎo)通，V1截止，則電容CD上的預(yù)充電荷通過V6經(jīng)V2泄漏，于是，I/O線輸出0，I/O線輸出1。同時，電容CD上的電荷通過V5向C2補充電荷，所以，讀出過程也是刷新的過程。第6章 半導(dǎo)體存儲器 2)單管動態(tài)RAM基本存儲電路 單管動態(tài)R

24、AM基本存儲電路只有一個電容和一個MOS管，是最簡單的存儲元件結(jié)構(gòu)，如圖6.9所示。在這樣一個基本存儲電路中，存放的信息到底是“1”還是“0”，取決于電容中有沒有電荷。在保持狀態(tài)下，行選擇線為低電平，V管截止，使電容C基本沒有放電回路(當(dāng)然還有一定的泄漏)，其上的電荷可暫存數(shù)毫秒或者維持無電荷的“0”狀態(tài)。第6章 半導(dǎo)體存儲器 圖6.9 單管動態(tài)存儲電路行選擇信號VC刷新放大器列選擇信號數(shù)據(jù)輸入/輸出線第6章 半導(dǎo)體存儲器 對由這樣的基本存儲電路組成的存儲矩陣進行讀操作時，若某一行選擇線為高電平，則位于同一行的所有基本存儲電路中的V管都導(dǎo)通，于是刷新放大器讀取對應(yīng)電容C上的電壓值，但只有列選擇

25、信號有效的基本存儲電路才受到驅(qū)動，從而可以輸出信息。刷新放大器的靈敏度很高，放大倍數(shù)很大，并且能將讀得的電容上的電壓值轉(zhuǎn)換為邏輯“0”或者邏輯“1”。在讀出過程中，選中行上所有基本存儲電路中的電容都受到了影響，為了在讀出信息之后仍能保持原有的信息，刷新放大器在讀取這些電容上的電壓值之后又立即進行重寫。在寫操作時，行選擇信號使V管處于導(dǎo)通狀態(tài)，如果列選擇信號也為“1”，則此基本存儲電路被選中，于是由數(shù)據(jù)輸入/輸出線送來的信息通過刷新放大器和T管送到電容C。第6章 半導(dǎo)體存儲器 3)動態(tài)RAM的刷新 動態(tài)RAM是利用電容C上充積的電荷來存儲信息的。當(dāng)電容C有電荷時，為邏輯“1”，沒有電荷時，為邏輯

26、“0”。但由于任何電容都存在漏電，因此，當(dāng)電容C存有電荷時，過一段時間由于電容的放電過程導(dǎo)致電荷流失，信息也就丟失。因此，需要周期性地對電容進行充電，以補充泄漏的電荷，通常把這種補充電荷的過程叫刷新或再生。隨著器件工作溫度的增高，放電速度會變快。刷新時間間隔一般要求在1100 ms。工作溫度為70時，典型的刷新時間間隔為2 ms，因此2 ms內(nèi)必須對存儲的信息刷新一遍。盡管對各個基本存儲電路在讀出或?qū)懭霑r都進行了刷新，但對存儲器中各單元的訪問具有隨機性，無法保證一個存儲器中的每一個存儲單元都能在2 ms內(nèi)進行一次刷新，所以需要系統(tǒng)地對存儲器進行定時刷新。第6章 半導(dǎo)體存儲器 對整個存儲器系統(tǒng)來

27、說，各存儲器芯片可以同時刷新。對每塊DRAM芯片來說，則是按行刷新，每次刷新一行，所需時間為一個刷新周期。如果某存儲器有若干塊DRAM芯片，其中容量最大的一種芯片的行數(shù)為128，則在2 ms之中至少應(yīng)安排128個刷新周期。在存儲器刷新周期中，將一個刷新地址計數(shù)器提供的行地址發(fā)送給存儲器，然后執(zhí)行一次讀操作，便可完成對選中行的各基本存儲電路的刷新。每刷新一行，計數(shù)器加1，所以它可以順序提供所有的行地址。因為每一行中各個基本存儲電路的刷新是同時進行的，故不需要列地址，此時芯片內(nèi)各基本存儲電路的數(shù)據(jù)線為高阻狀態(tài)，與外部數(shù)據(jù)總線完全隔離，所以，盡管刷新進行的是讀操作，但讀出數(shù)據(jù)不會送到數(shù)據(jù)總線上。第6

28、章 半導(dǎo)體存儲器 2Intel 2164A動態(tài)動態(tài)RAM芯片芯片 Intel 2164A芯片的存儲容量為64K1位，采用單管動態(tài)基本存儲電路，每個單元只有一位數(shù)據(jù)，其內(nèi)部結(jié)構(gòu)如圖6.10所示。2164A芯片的存儲體本應(yīng)構(gòu)成一個256256的存儲矩陣，為提高工作速度(需減少行列線上的分布電容)，將存儲矩陣分為4個128128矩陣，每個128128矩陣配有128個讀出放大器，各有一套I/O控制(讀/寫控制)電路。第6章 半導(dǎo)體存儲器 8位地 址鎖 存 器A0A1A2A3A4A5A6A7128128存 儲 矩 陣128個 讀 出 放 大 器1/2(1/128列 譯 碼 器)128個 讀 出 放 大

29、器128128存 儲 矩 陣1/128行譯 碼 器1/128行譯 碼 器128128存 儲 矩 陣128個 讀 出 放 大 器1/2(1/128列 譯 碼 器)128個 讀 出 放 大 器128128存 儲 矩 陣1/4I/O門輸 出緩 沖 器DOUTVSSVDD行 時 鐘緩 沖 器列 時 鐘緩 沖 器寫 允 許時 鐘緩 沖 器數(shù) 據(jù) 輸 入緩 沖 器RASCASWEDIN圖6.10 Intel 2164A內(nèi)部結(jié)構(gòu)示意圖 第6章 半導(dǎo)體存儲器 64K容量本需16位地址，但芯片引腳(見圖6.11)只有8根地址線，A0A7需分時復(fù)用。在行地址選通信號RAS控制下先將8位行地址送入行地址鎖存器，鎖存

30、器提供8位行地址RA7RA0，譯碼后產(chǎn)生兩組行選擇線，每組128根。然后在列地址選通信號CAS控制下將8位列地址送入列地址鎖存器，鎖存器提供8位列地址CA7CA0，譯碼后產(chǎn)生兩組列選擇線，每組128根。行地址RA7與列地址CA7選擇4個128128矩陣之一。因此，16位地址是分成兩次送入芯片的，對于某一地址碼，只有一個128128矩陣和它的I/O控制電路被選中。A0A7這8根地址線還用于在刷新時提供行地址，因為刷新是一行一行進行的。第6章 半導(dǎo)體存儲器 12345678910111213141516NCDINVSSA0A2A1VDDDOUTA6A3A4A5A7WECASRASDINA7A0CA

31、SRASDOUTWEA7 A0CASRASWEVSSVDD地址輸入列地址選通行地址選通寫允許5地(a)(b)圖6.11 Intel 2164A引腳與邏輯符號(a)引腳；(b)邏輯符號 第6章 半導(dǎo)體存儲器 2164A的讀/寫操作由WE信號來控制，讀操作時，WE為高電平，選中單元的內(nèi)容經(jīng)三態(tài)輸出緩沖器從DOUT引腳輸出；寫操作時，WE為低電平，DIN引腳上的信息經(jīng)數(shù)據(jù)輸入緩沖器寫入選中單元。2164A沒有片選信號，實際上用行地址和列地址選通信號RAS和CAS作為片選信號，可見，片選信號已分解為行選信號與列選信號兩部分。第6章 半導(dǎo)體存儲器 6.3 只讀存儲器只讀存儲器(ROM)6.3.1 掩膜式

32、只讀存儲器掩膜式只讀存儲器(MROM)MROM的內(nèi)容是由生產(chǎn)廠家按用戶要求在芯片的生產(chǎn)過程中寫入的，寫入后不能修改。MROM采用二次光刻掩膜工藝制成，首先要制作一個掩膜板，然后通過掩膜板曝光，在硅片上刻出圖形。制作掩膜板工藝較復(fù)雜，生產(chǎn)周期長，因此生產(chǎn)第一片MROM的費用很大，而復(fù)制同樣的ROM就很便宜了，所以適合于大批量生產(chǎn)，不適用于科學(xué)研究。MROM有雙極型、MOS型等幾種電路形式。第6章 半導(dǎo)體存儲器 圖6.12是一個簡單的44位MOS管ROM，采用單譯碼結(jié)構(gòu)，兩位地址線A1、A0譯碼后可有四種狀態(tài)，輸出4條選擇線，分別選中4個單元，每個單元有4位輸出。在此矩陣中，行和列的交點處有的連有

33、管子，表示存儲“0”信息；有的沒有管子，表示存儲“1”信息。若地址線A1A000，則選中0號單元，即字線0為高電平，若有管子與其相連(如位線2和0)，其相應(yīng)的MOS管導(dǎo)通，位線輸出為0，而位線1和3沒有管子與字線相連，則輸出為1。因此，單元0輸出為1010。對于圖中矩陣，各單元內(nèi)容如表6.1所示。第6章 半導(dǎo)體存儲器 VCC單元0單元1單元2單元3D0D1D2D3地址譯碼器A0A1圖6.12 掩膜式ROM示意圖 第6章 半導(dǎo)體存儲器 表表6.1 掩膜式掩膜式ROM的內(nèi)容的內(nèi)容 位單 D3 D2 D1 D001010111012010130110元第6章 半導(dǎo)體存儲器 6.3.2 可編程只讀存儲

34、器可編程只讀存儲器(PROM)可編程只讀存儲器出廠時各單元內(nèi)容全為0，用戶可用專門的PROM寫入器將信息寫入，這種寫入是破壞性的，即某個存儲位一旦寫入1，就不能再變?yōu)?，因此對這種存儲器只能進行一次編程。根據(jù)寫入原理PROM可分為兩類：結(jié)破壞型和熔絲型。圖6.13是熔絲型PROM的一個存儲元示意圖。字線位線DiVCC圖6.13 PROM存儲電路示意圖 第6章 半導(dǎo)體存儲器 基本存儲電路由1個三極管和1根熔絲組成，可存儲一位信息。出廠時，每一根熔絲都與位線相連，存儲的都是“0”信息。如果用戶在使用前根據(jù)程序的需要，利用編程寫入器對選中的基本存儲電路通以2050 mA的電流，將熔絲燒斷，則該存儲元

35、將存儲信息“1”。由于熔絲燒斷后無法再接通，因而PROM只能一次編程。編程后不能再修改。第6章 半導(dǎo)體存儲器 寫入時，按給定地址譯碼后，選通字線，根據(jù)要寫入信息的不同，在位線上加不同的電位，若Di位要寫“0”，則對應(yīng)位線Di懸空(或接較大電阻)而使流經(jīng)被選中基本存儲電路的電流很小，不足以燒斷熔絲，該位仍保持“0”狀態(tài)；若要寫“1”，則位線Di加負(fù)電位(2 V)，瞬間通過被選基本存儲電路的電流很大，致使熔絲燒斷，即改寫為“1”。在正常只讀狀態(tài)工作時，加到字線上的是比較低的脈沖電位，但足以開通存儲元中的晶體管。這樣，被選中單元的信息就一并讀出了。是“0”，則對應(yīng)位線有電流；是“1”，則對應(yīng)位線無電

36、流。在只讀狀態(tài)，工作電流將很小，不會造成熔絲燒斷，即不會破壞原存信息。第6章 半導(dǎo)體存儲器 6.3.3 可擦除、可再編程的只讀存儲器可擦除、可再編程的只讀存儲器 PROM雖然可供用戶進行一次編程，但仍有局限性。為了便于研究工作，實驗各種ROM程序方案，可擦除、可再編程ROM在實際中得到了廣泛應(yīng)用。這種存儲器利用編程器寫入信息，此后便可作為只讀存儲器來使用。目前，根據(jù)擦除芯片內(nèi)已有信息的方法不同，可擦除、可再編程ROM可分為兩種類型：紫外線擦除PROM(簡稱EPROM)和電擦除PROM(簡稱EEPROM或E2PROM)。第6章 半導(dǎo)體存儲器 1EPROM和E2PROM簡介 初期的EPROM元件用

37、的是浮柵雪崩注入MOS，記為FAMOS。它的集成度低，用戶使用不方便，速度慢，因此很快被性能和結(jié)構(gòu)更好的疊柵注入MOS即SIMOS取代。SIMOS管結(jié)構(gòu)如圖6.14(a)所示。它屬于NMOS，與普通NMOS不同的是有兩個柵極，一個是控制柵CG，另一個是浮柵FG。FG在CG的下面，被SiO2所包圍，與四周絕緣。單個SIMOS管構(gòu)成一個EPROM存儲元件，如圖6.14(b)所示。第6章 半導(dǎo)體存儲器 與CG連接的線W稱為字線，讀出和編程時作選址用。漏極與位線D相連接，讀出或編程時輸出、輸入信息。源極接VSS(接地)。當(dāng)FG上沒有電子駐留時，CG開啟電壓為正常值Vcc，若W線上加高電平，源、漏間也加

38、高電平，SIMOS形成溝道并導(dǎo)通，稱此狀態(tài)為“1”。當(dāng)FG上有電子駐留，CG開啟電壓升高超過Vcc，這時若W線加高電平，源、漏間仍加高電平，SIMOS不導(dǎo)通，稱此狀態(tài)為“0”。人們就是利用SIMOS管FG上有無電子駐留來存儲信息的。因FG上電子被絕緣材料包圍，不獲得足夠能量很難跑掉，所以可以長期保存信息，即使斷電也不丟失。第6章 半導(dǎo)體存儲器 DDSFGCGWVSS(地)(b)(a)N34 mNP-SiSiO2SCG FGD圖6.14 SIMOS型EPROM(a)SIMOS管結(jié)構(gòu)；(b)SIMOS EPROM元件電路 第6章 半導(dǎo)體存儲器 SIMOS EPROM芯片出廠時FG上是沒有電子的，即

39、都是“1”信息。對它編程，就是在CG和漏極都加高電壓，向某些元件的FG注入一定數(shù)量的電子，把它們寫為“0”。EPROM封裝方法與一般集成電路不同，需要有一個能通過紫外線的石英窗口。擦除時，將芯片放入擦除器的小盒中，用紫外燈照射約20分鐘，若讀出各單元內(nèi)容均為FFH，說明原信息已被全部擦除，恢復(fù)到出廠狀態(tài)。寫好信息的EPROM為了防止因光線長期照射而引起的信息破壞，常用遮光膠紙貼于石英窗口上。第6章 半導(dǎo)體存儲器 EPROM的擦除是對整個芯片進行的，不能只擦除個別單元或個別位，擦除時間較長，且擦寫均需離線操作，使用起來不方便，因此，能夠在線擦寫的E2PROM芯片近年來得到廣泛應(yīng)用。第6章 半導(dǎo)體

40、存儲器 E2PROM是一種采用金屬氮氧化硅(MNOS)工藝生產(chǎn)的可擦除可再編程的只讀存儲器。擦除時只需加高壓對指定單元產(chǎn)生電流，形成“電子隧道”，將該單元信息擦除，其他未通電流的單元內(nèi)容保持不變。E2PROM具有對單個存儲單元在線擦除與編程的能力，而且芯片封裝簡單，對硬件線路沒有特殊要求，操作簡便，信息存儲時間長，因此，E2PROM給需要經(jīng)常修改程序和參數(shù)的應(yīng)用領(lǐng)域帶來了極大的方便。但與EPROM相比，E2PROM具有集成度低、存取速度較慢、完成程序在線改寫需要較復(fù)雜的設(shè)備等缺點。第6章 半導(dǎo)體存儲器 2Intel 2716 EPROM芯片芯片 EPROM芯片有多種型號，常用的有2716(2K

41、8)、2732(4K8)、2764(8K8)、27128(16K8)、27256(32K8)等。1)2716的內(nèi)部結(jié)構(gòu)和外部引腳 2716 EPROM芯片采用NMOS工藝制造，雙列直插式24引腳封裝。其引腳、邏輯符號及內(nèi)部結(jié)構(gòu)如圖6.15所示。A0A10：11條地址輸入線。其中7條用于行譯碼，4條用于列譯碼。O0O7：8位數(shù)據(jù)線。編程寫入時是輸入線，正常讀出時是輸出線。第6章 半導(dǎo)體存儲器 CS：片選信號。當(dāng)CS0時，允許2716讀出。PD/PGM：待機/編程控制信號，輸入。VPP：編程電源。在編程寫入時，VPP+25 V；正常讀出時，VPP+5 V。VCC：工作電源，為+5 V。第6章 半導(dǎo)

42、體存儲器 Intel2716123456789101112131415161718192021222324A7A6A5A4A3A2A1A0O0O1O2GNDO3O4O5O6O7PD/PGMA10VCCA8A9VPPCS(a)Intel2716石英窗口A0A1A2A3A4A5A6A7A8A9A10PD/PGMO0O1O2O3O4O5O6O7CS(b)列譯碼行譯碼A10A0地址輸入讀出放大2 K8位存儲矩陣輸出緩沖器數(shù)據(jù)輸出端O7O0片選，功率下降和編程邏輯CSPD/PGM(c)VPPGND VCC圖6.15 Intel 2716的引腳、邏輯符號及內(nèi)部結(jié)構(gòu)(a)引腳；(b)邏輯符號；(c)內(nèi)部結(jié)構(gòu)

43、 第6章 半導(dǎo)體存儲器 2)2716的工作方式的工作方式 表表6.2 2716的工作方式的工作方式 引腳方式PD/PGM數(shù)據(jù)總線狀態(tài)讀出00+5輸出未選中1+5高阻待機1+5高阻編程輸入寬52 ms的正脈沖1+25輸入校驗編程內(nèi)容00+25輸出禁止編程01+25高阻 VPP/VCS第6章 半導(dǎo)體存儲器 (1)讀出方式：當(dāng)CS0時，此方式可以將選中存儲單元的內(nèi)容讀出。(2)未選中：當(dāng)CSl時，不論PD/PGM的狀態(tài)如何，2716均未被選中，數(shù)據(jù)線呈高阻態(tài)。(3)待機(備用)方式：當(dāng)PD/PGM1時，2716處于待機方式。這種方式和未選中方式類似，但其功耗由525 mW下降到132 mW，下降了7

44、5%，所以又稱為功率下降方式。這時數(shù)據(jù)線呈高阻態(tài)。第6章 半導(dǎo)體存儲器 (4)編程方式：當(dāng)VPP+25 V，CSl，并在PD/PGM端加上52 ms寬的正脈沖時，可以將數(shù)據(jù)線上的信息寫入指定的地址單元。數(shù)據(jù)線為輸入狀態(tài)。(5)校驗編程內(nèi)容方式：此方式與讀出方式基本相同，只是VPP+25V。在編程后，可將2716中的信息讀出，與寫入的內(nèi)容進行比較，以驗證寫入內(nèi)容是否正確。數(shù)據(jù)線為輸出狀態(tài)。(6)禁止編程方式：此方式禁止將數(shù)據(jù)總線上的信息寫入2716。第6章 半導(dǎo)體存儲器 表表6.3 常用的常用的EPROM芯片芯片 型號容量結(jié)構(gòu)最大讀出時間/ns制造工藝需用電源/V管腳數(shù)27081K8bit350

45、450NMOS5，+122427162K8bit300450NMOS+5242732A4K8bit200450NMOS+52427648 K8bit200450HMOS+5282712816K8bit250450HMOS+5282725632K8bit200450HMOS+5282751264K8bit250450HMOS+52827513464K8bit250450HMOS+528第6章 半導(dǎo)體存儲器 3.Intel 2816 E2PROM芯片芯片 Intel 2816是2K8位的E2PROM芯片，有24條引腳，單一+5 V電源。其引腳配置見圖6.16。Intel28161234567891

46、01112131415161718192021222324A7A6A5A4A3A2A1A0I/O0GNDA10VCCA8A9WEI/O1I/O2OECEI/O7I/O6I/O5I/O4I/O3A10 A0OEI/O7 I/O0CEWE地址引腳輸出允許數(shù)據(jù)輸入/輸出片選信號寫允許圖6.16 Intel 2816的引腳 第6章 半導(dǎo)體存儲器 表表6.4 2816的工作方式的工作方式 引腳方式CEOEVPP/V數(shù)據(jù)線狀態(tài)讀出00+4+6 輸出待機(備用)1+4+6高阻字節(jié)擦除01+21輸入為全1字節(jié)寫入01+21輸入整片擦除0+9+15 V+21輸入為全1擦寫禁止1+4+22高阻第6章 半導(dǎo)體存儲器

47、 (1)讀出方式。當(dāng)CE=0，OE=0，并且VPP 端加+4+6 V電壓時，2816處于正常的讀工作方式，此時數(shù)據(jù)線為輸出狀態(tài)。(2)待機(備用)方式。當(dāng)CE=1，OE為任意狀態(tài)，且VPP 端加+4+6 V電壓時，2816處于待機狀態(tài)。與2716芯片一樣，待機狀態(tài)下芯片的功耗將下降。(3)字節(jié)擦除方式。當(dāng)CE=0，OE=1，數(shù)據(jù)線(I/O0I/O7)都加高電平且VPP加幅度為+2l V、寬度為915 ms的脈沖時，2816處于以字節(jié)為單位的擦除方式。第6章 半導(dǎo)體存儲器 (4)整片擦除方式。當(dāng)CE=0，數(shù)據(jù)線(I/O0I/O7)都為高電平，OE端加+9+15 V電壓及VPP加21 V、915

48、ms的脈沖時，約經(jīng)10 ms可擦除整片的內(nèi)容。(5)字節(jié)寫入方式。當(dāng)CE=0，OE=1，VPP加幅度為+2l V、寬度為915 ms的脈沖時，來自數(shù)據(jù)線(I/O0I/O7)的數(shù)據(jù)字節(jié)可寫入2816的存儲單元中?？梢姡止?jié)寫入和字節(jié)擦除方式實際是同一種操作，只是在字節(jié)擦除方式中，寫入的信息為全“1”而已。(6)禁止方式。當(dāng)CE=1，VPP為+4+22 V時，不管OE是高電平還是低電平，2816都將進入禁止?fàn)顟B(tài)，其數(shù)據(jù)線(I/O0I/O7)呈高阻態(tài)，內(nèi)部存儲單元與外界隔離。第6章 半導(dǎo)體存儲器 表表6.5 常用的常用的E2PROM芯片芯片 型號 參數(shù)28162816A28172817A2864A取

49、數(shù)時間/ns250200250250200250250讀電壓VPP/V55555寫/擦電壓VPP/V2152155字節(jié)擦寫時間/ms10915101010寫入時間/ms10915101010封裝DIP24DIP24DIP28DIP28DIP28第6章 半導(dǎo)體存儲器 6.4 存儲器的擴展存儲器的擴展 6.4.1 存儲芯片的擴展存儲芯片的擴展 存儲芯片的擴展包括位擴展、字?jǐn)U展和字位同時擴展等三種情況。1位擴展 位擴展是指存儲芯片的字(單元)數(shù)滿足要求而位數(shù)不夠，需對每個存儲單元的位數(shù)進行擴展。圖6.17給出了使用8片8 K1的RAM芯片通過位擴展構(gòu)成8K8的存儲器系統(tǒng)的連線圖。第6章 半導(dǎo)體存儲器

50、 I/O8I/O7I/O6I/O5I/O4I/O3I/O28 K1I/O1CS WRD7D0數(shù)據(jù)總線CSWR控制總線A0A12地址總線圖6.17 用8K1位芯片組成8K8位的存儲器 第6章 半導(dǎo)體存儲器 由于存儲器的字?jǐn)?shù)與存儲器芯片的字?jǐn)?shù)一致，8 K=213，故只需13根地址線(A12A0)對各芯片內(nèi)的存儲單元尋址，每一芯片只有一條數(shù)據(jù)線，所以需要8片這樣的芯片，將它們的數(shù)據(jù)線分別接到數(shù)據(jù)總線(D7D0)的相應(yīng)位。在此連接方法中，每一條地址線有8個負(fù)載，每一條數(shù)據(jù)線有一個負(fù)載。位擴展法中，所有芯片都應(yīng)同時被選中，各芯片CS端可直接接地，也可并聯(lián)在一起，根據(jù)地址范圍的要求，與高位地址線譯碼產(chǎn)生的

51、片選信號相連。對于此例，若地址線A0A12上的信號為全0，即選中了存儲器0號單元，則該單元的8位信息是由各芯片0號單元的1位信息共同構(gòu)成的?？梢钥闯?，位擴展的連接方式是將各芯片的地址線、片選CS、讀/寫控制線相應(yīng)并聯(lián)，而數(shù)據(jù)線要分別引出。第6章 半導(dǎo)體存儲器 2字?jǐn)U展字?jǐn)U展 字?jǐn)U展用于存儲芯片的位數(shù)滿足要求而字?jǐn)?shù)不夠的情況，是對存儲單元數(shù)量的擴展。圖6.18給出了用4個16 K8芯片經(jīng)字?jǐn)U展構(gòu)成一個64K8存儲器系統(tǒng)的連接方法。2-4譯碼器0123A15A14168(1)CEWE168(2)CEWE168(3)CEWE168(4)CEWEA0A13WED7D0圖圖6.18 有有16K 8位芯片

52、組成位芯片組成64K 8位的存儲器位的存儲器 第6章 半導(dǎo)體存儲器 圖中4個芯片的數(shù)據(jù)端與數(shù)據(jù)總線D7D0相連；地址總線低位地址A13A0與各芯片的14位地址線連接，用于進行片內(nèi)尋址；為了區(qū)分4個芯片的地址范圍，還需要兩根高位地址線A14、A15經(jīng)24譯碼器譯出4根片選信號線，分別和4個芯片的片選端相連。各芯片的地址范圍見表6.6。第6章 半導(dǎo)體存儲器 表表6.6 圖圖6.16中各芯片地址空間分配表中各芯片地址空間分配表 A15A14A13A12A11A1A0說明100000000011111最低地址(0000H)最高地址(3FFFH)201010000011111最低地址(4000H)最高地

53、址(7FFFH)310100000011111最低地址(8000H)最高地址(BFFFH)411110000011111最低地址(C000H)最高地址(FFFFH)地址片號第6章 半導(dǎo)體存儲器 可以看出，字?jǐn)U展的連接方式是將各芯片的地址線、數(shù)據(jù)線、讀/寫控制線并聯(lián)，而由片選信號來區(qū)分各片地址。也就是將低位地址線直接與各芯片地址線相連，以選擇片內(nèi)的某個單元；用高位地址線經(jīng)譯碼器產(chǎn)生若干不同片選信號，連接到各芯片的片選端，以確定各芯片在整個存儲空間中所屬的地址范圍。第6章 半導(dǎo)體存儲器 3字位同時擴展 在實際應(yīng)用中，往往會遇到字?jǐn)?shù)和位數(shù)都需要擴展的情況。若使用lk位存儲器芯片構(gòu)成一個容量為MN位(

54、Ml，Nk)的存儲器，那么這個存儲器共需要(M/l)(N/k)個存儲器芯片。連接時可將這些芯片分成(M/l)個組，每組有(N/k)個芯片，組內(nèi)采用位擴展法，組間采用字?jǐn)U展法。圖6.19給出了用2114(1K4)RAM芯片構(gòu)成4K8存儲器的連接方法。第6章 半導(dǎo)體存儲器 I/O1I/O4RAM12114A9A02-4譯碼器A11A10D3D0A9A0RAM12114I/O1I/O4WECSWECSI/O1I/O4RAM22114A9A0A9A0RAM22114I/O1I/O4WECSWECSI/O1I/O4RAM32114A9A0A9A0RAM32114I/O1I/O4WECSWECSI/O1I

55、/O4RAM42114A9A0A9A0RAM42114I/O1I/O4WECSWECSD7D4WRA9A0圖6.19 字位同時擴展連接圖 第6章 半導(dǎo)體存儲器 圖中將8片2114芯片分成了4組(RAM1、RAM2、RAM3和RAM4)，每組2片。組內(nèi)用位擴展法構(gòu)成1K8的存儲模塊，4個這樣的存儲模塊用字?jǐn)U展法連接便構(gòu)成了4K8的存儲器。用A9A0 10根地址線對每組芯片進行片內(nèi)尋址，同組芯片應(yīng)被同時選中，故同組芯片的片選端應(yīng)并聯(lián)在一起。本例用24譯碼器對兩根高位地址線A10A11譯碼，產(chǎn)生4根片選信號線，分別與各組芯片的片選端相連。第6章 半導(dǎo)體存儲器 6.4.2 存儲器與存儲器與CPU的連接

56、的連接 CPU對存儲器進行訪問時，首先要在地址總線上發(fā)地址信號，選擇要訪問的存儲單元，還要向存儲器發(fā)出讀/寫控制信號，最后在數(shù)據(jù)總線上進行信息交換。因此，存儲器與CPU的連接實際上就是存儲器與三總線中相關(guān)信號線的連接。1存儲器與控制總線的連接存儲器與控制總線的連接 在控制總線中，與存儲器相連的信號線為數(shù)不多，如8086/8088最小方式下的M/IO(8088為M/IO)、RD和WR，最大方式下的MRDC、MWTC、IORC和IOWC等，連接也非常簡單，有時這些控制線(如M/IO)也與地址線一同參與地址譯碼，生成片選信號。第6章 半導(dǎo)體存儲器 2存儲器與數(shù)據(jù)總線的連接 對于不同型號的CPU，數(shù)據(jù)

57、總線的數(shù)目不一定相同，連接時要特別注意。8086 CPU的數(shù)據(jù)總線有16根，其中高8位數(shù)據(jù)線D15D8接存儲器的高位庫(奇地址庫)，低8位數(shù)據(jù)線D7D0接存儲器的低位庫(偶地址庫)，根據(jù)BHE(選擇奇地址庫)和A0(選擇偶地址庫)的不同狀態(tài)組合決定對存儲器做字操作還是字節(jié)操作。圖6.20給出了由兩片6116(2K8)構(gòu)成的2K字(4K字節(jié))的存儲器與8086 CPU的連接情況。8位機和8088 CPU的數(shù)據(jù)總線有8根，存儲器為單一存儲體組織，沒有高低位庫之分，故數(shù)據(jù)線連接較簡單。第6章 半導(dǎo)體存儲器 6116A10A0OEWECED7D0 6116A10A0OEWECED15D8A11A1RD

58、WRA0BHE圖6.20 6116與8086 CPU的連接 第6章 半導(dǎo)體存儲器 12345678910111213141516ABCVCC2AG2BGG17YGND0Y1Y2Y3Y4Y5Y6Y圖6.21 74LS138引腳 第6章 半導(dǎo)體存儲器 3存儲器與地址總線的連接 前面已經(jīng)提到，對于由多個存儲芯片構(gòu)成的存儲器，其地址線的譯碼被分成片內(nèi)地址譯碼和片間地址譯碼兩部分。片內(nèi)地址譯碼用于對各芯片內(nèi)某存儲單元的選擇，而片間地址譯碼主要用于產(chǎn)生片選信號，以決定每一個存儲芯片在整個存儲單元中的地址范圍，避免各芯片地址空間的重疊。片內(nèi)地址譯碼在芯片內(nèi)部完成，連接時只需將相應(yīng)數(shù)目的低位地址總線與芯片的地

59、址線引腳相連。片選信號通常要由高位地址總線經(jīng)譯碼電路生成。地址譯碼電路可以根據(jù)具體情況選用各種門電路構(gòu)成，也可使用現(xiàn)成的譯碼器，如74LS138(38譯碼器)等。圖6.21給出了74LS138的引腳圖，表6.7為74LS138譯碼器的真值表。第6章 半導(dǎo)體存儲器 表表6.7 74LS138譯碼器真值表譯碼器真值表0Y1Y2Y3Y4Y5Y6Y7Y第6章 半導(dǎo)體存儲器 片間地址譯碼一般有線選法、部分譯碼和全譯碼等方法。線選法是直接將某高位地址線接某存儲芯片片選端，該地址線信號為1時選中所連芯片，然后再由低位地址對該芯片進行片內(nèi)尋址。線選法不需外加邏輯電路，線路簡單，但不能充分利用系統(tǒng)的存儲空間，可

60、用于小型微機系統(tǒng)或芯片較少時。全譯碼是除了地址總線中參與片內(nèi)尋址的低位地址線外，其余所有高位地址線全部參與片間地址譯碼。全譯碼法不會產(chǎn)生地址碼重疊的存儲區(qū)域，對譯碼電路要求較高。部分譯碼是線選法和全譯碼相結(jié)合的方法，即利用高位地址線譯碼產(chǎn)生片選信號時，有的地址線未參加譯碼。這些空閑地址線在需要時還可以對其他芯片進行線選。部分譯碼會產(chǎn)生地址碼重疊的存儲區(qū)域。第6章 半導(dǎo)體存儲器 I/O1I/O4RAM12114A9A0A11A10D3D0A9A0RAM12114I/O1I/O4WECSWECSI/O1I/O4RAM22114A9A0A9A0RAM22114I/O1I/O4WECSWECSI/O1

61、I/O4RAM32114A9A0A9A0RAM32114I/O1I/O4WECSWECSI/O1I/O4RAM42114A9A0A9A0RAM42114I/O1I/O4WECSWECSD7D4WRA9A0A12A13BCY0Y1Y2Y3Y2BG2AG11A15A14G1IO/M圖6.22 字位同時擴展連接圖 第6章 半導(dǎo)體存儲器 芯 片A15A10A9A0地址范圍RAM1000000000000000011111111110000H03FFHRAM2000001000000000011111111110400H07FFHRAM30000100000000000111111111110800H0

62、BFFHRAM4000011000000000011111111110C00H0FFFH表表6.8 各組芯片的地址范圍各組芯片的地址范圍 第6章 半導(dǎo)體存儲器 6.5 幾種新型存儲器簡介幾種新型存儲器簡介 1閃速存儲器閃速存儲器(Flash Memory)Flash存儲器是1983年由Intel公司首先推出的，其商品化于1988年。就其本質(zhì)而言，F(xiàn)lash存儲器屬于E2PROM類型，在不加電的情況下能長期保持存儲的信息。F1ash存儲器之所以被稱為閃速存儲器，是因為用電擦除且能通過公共源極或公共襯底加高壓實現(xiàn)擦除整個存儲矩陣或部分存儲矩陣，速度很快，與E2PROM擦除一個地址(一個字節(jié)或16位

63、字)的時間相同。第6章 半導(dǎo)體存儲器 Flash存儲器既有MROM和RAM兩者的性能，又有MROM、DRAM一樣的高密度、低成本和小體積。它是目前惟一具有大容量、非易失性、低價格、可在線改寫和較高速度幾個特性共存的存儲器。同DRAM比較，F(xiàn)1ash存儲器有兩個缺點：可擦寫次數(shù)有限和速度較慢。所以從目前看，它還無望取代DRAM，但它是一種理想的文件存儲介質(zhì)，特別適用于在線編程的大容量、高密度存儲領(lǐng)域。由于Flash存儲器的獨特優(yōu)點，在一些較新的主板上采用Flash ROM BIOS，會使得BIOS升級非常方便，在Pentium 微機中已把BIOS系統(tǒng)駐留在Flash存儲器中。Flash存儲器亦可

64、用做固態(tài)大容量存儲器。由于Flash Memory集成度不斷提高，價格降低，使其在便攜機上取代小容量硬盤已成為可能。第6章 半導(dǎo)體存儲器 2.同步動態(tài)存儲器SDRAM(Synchronous DRAM)SDRAM是同步動態(tài)存儲器，又稱為同步DRAM。SDRAM基于雙存儲體結(jié)構(gòu)，內(nèi)含兩個交錯的存儲陣列，當(dāng)CPU從一個存儲體或陣列訪問數(shù)據(jù)的同時，另一個已準(zhǔn)備好讀寫數(shù)據(jù)。通過兩個存儲陣列的緊密切換，讀取效率得到成倍提高。理論上速度可與CPU頻率同步，與CPU共享一個時鐘周期。SDRAM不僅可用做主存，在顯示卡專用內(nèi)存方面也有廣泛應(yīng)用。對顯示卡來說，數(shù)據(jù)帶寬越寬，同時處理的數(shù)據(jù)就越多，顯示的信息就越多

65、，顯示質(zhì)量也就越高。SDRAM也將應(yīng)用于一種集成主存和顯示內(nèi)存的結(jié)構(gòu)共享內(nèi)存結(jié)構(gòu)(UMA)當(dāng)中。許多高性能顯示卡價格昂貴，就是因為其專用顯示內(nèi)存成本極高，UMA技術(shù)利用主存作顯示內(nèi)存，不再需要增加專門的顯示內(nèi)存，因此這種結(jié)構(gòu)在很大程度上降低了系統(tǒng)成本。第6章 半導(dǎo)體存儲器 3雙數(shù)據(jù)傳輸率同步動態(tài)隨機存儲器雙數(shù)據(jù)傳輸率同步動態(tài)隨機存儲器DDR DRAM(Double Data Rate DRAM)在同步動態(tài)讀寫存儲器SDRAM的基礎(chǔ)上，采用延時鎖定環(huán)(Delay-1ocked Loop)技術(shù)提供數(shù)據(jù)選通信號對數(shù)據(jù)進行精確定位，在時鐘脈沖的上升沿和下降沿都可傳輸數(shù)據(jù)(而不是第一代SDRAM僅在時鐘

66、脈沖的下降沿傳輸數(shù)據(jù)，“DDR”即“雙數(shù)據(jù)率”的意思)，這樣就在不提高時鐘頻率的情況下，使數(shù)據(jù)傳輸率提高一倍。由于DDR DRAM需要新的高速時鐘同步電路和符合JEDEC標(biāo)準(zhǔn)的存儲器模塊，所以主板和芯片組的成本較高，一般只能用于高檔服務(wù)器和工作站上。GeForce 256顯卡大量采用了DDR存儲器做顯存，顯示效果成倍提升。第6章 半導(dǎo)體存儲器 4接口動態(tài)隨機存儲器接口動態(tài)隨機存儲器DRDRAM(Direct Rambus DRAM)從1996年開始，Rambus公司就在Intel公司的支持下制定出新一代RDRAM標(biāo)準(zhǔn)，這就是DRDRAM。它與傳統(tǒng)DRAM的區(qū)別在于引腳定義會隨命令而變，同一組引腳線可以被定義成地址線，也可以被定義成控制線。其引腳數(shù)僅為正常DRAM的1/3。當(dāng)需要擴展芯片容量時，只需要改變命令，不需要增加芯片引腳。這種芯片可以支持400 MHz外頻，再利用上升沿和下降沿兩次傳輸數(shù)據(jù)，可以使數(shù)據(jù)傳輸率達到800 MHz。同時通過把單個內(nèi)存芯片的數(shù)據(jù)輸出通道從8位擴展成16位，這樣在100 MHz時就可以使最大數(shù)據(jù)輸出率達到1.6 GB/s。第6章 半導(dǎo)體存儲器 5帶高速緩存