《微處理器及其結(jié)構(gòu).ppt》由會(huì)員分享，可在線閱讀，更多相關(guān)《微處理器及其結(jié)構(gòu).ppt（96頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、第三章 微處理器及其結(jié)構(gòu),8086/8088內(nèi)部結(jié)構(gòu),存儲(chǔ)器結(jié)構(gòu),8086/8088CPU引腳及功能,8086/8088CPU內(nèi)部時(shí)序,微處理器性能指標(biāo),重點(diǎn) ： 8086CPU的組成及 各部分的作用，8086的程序 設(shè)計(jì)級(jí)模型，8086存儲(chǔ)器的 分段、物理地址的形成 ， 8086工作時(shí)序，堆棧的概念,難點(diǎn)：8086工作時(shí)序、 物理地址的形成,學(xué)習(xí)說(shuō)明,熟練掌握：能夠很快地根據(jù)題目要求得到答案。,基本了解：知道原理，不必深究。,預(yù)設(shè)伏筆：先有所了解，學(xué)到后面自然明白。,微處理器性能指標(biāo),字長(zhǎng),主頻、外頻、倍頻,地址總線的寬度,主存容量,高速緩存,工藝形成及其它,字長(zhǎng),字長(zhǎng)：是微處理器在交換、加

2、工、存儲(chǔ)信息時(shí)， 其信息位的最基本的長(zhǎng)度。與數(shù)據(jù)總線的 根數(shù)和內(nèi)部寄存器的位數(shù)相同。,字長(zhǎng)是衡量CPU工作性能的一個(gè)重要參數(shù)。 不同類型的CPU有不同的字長(zhǎng)。 如: Intel 4004 4 位 8080 8 位 8088/ 8086/80286 16 位 80386/80486、Pentium 32 位 Itanium（安騰） 64 位,8086/8088CPU性能指標(biāo),8086：是INTEL系列16位微處理器，采用HOMS（高密 度金屬氧化物半導(dǎo)體）技術(shù)，集成度為29000個(gè)管片。 數(shù)據(jù)總線：16位 地址總線：20位，可直接尋址的地址空間為 1M字節(jié)。,8088：準(zhǔn)16位機(jī)，CPU內(nèi)部數(shù)據(jù)

3、總路線為16位，外部8 位，20位地址總線，推出8088的目的是為了向下兼容以 前的8位微型機(jī)。,1.8086/8088內(nèi)部結(jié)構(gòu),內(nèi) 部 結(jié) 構(gòu),8086CPU結(jié)構(gòu)框圖及分析,8086CPU內(nèi)部寄存器,1.1 8086基本結(jié)構(gòu)圖,1.2 8086CPU內(nèi)部結(jié)構(gòu)框架,1.2 8086CPU內(nèi)部結(jié)構(gòu)框架,執(zhí)行部件EU的作用：負(fù)責(zé) 執(zhí)行指令、形成有效地址EA。 EU 包括四部分：,運(yùn)算器ALU+TEMP,標(biāo)志寄存器,控制單元,通用寄存器,1.2 8086CPU內(nèi)部結(jié)構(gòu)框架,總線接口部件BIU的作用是 預(yù)取指令、形成實(shí)際地址PA、 輸入輸出數(shù)據(jù)。BIU主要由五部 分組成：,指令隊(duì)列緩沖器,總線控制邏輯

4、,段寄存器,指令指針寄存器,地址產(chǎn)生器,總線利用率高。,串行結(jié)構(gòu)：取指令取操作數(shù)執(zhí)行指令存放結(jié)果,CPU利用率高，計(jì)算速度快。,兩部分的動(dòng)作管理遵循以下原則。,1.每當(dāng)8086的指令隊(duì)列中有2個(gè)空字節(jié)，BIU就會(huì)自動(dòng)把指令 取到指令隊(duì)列中； 2.同時(shí)EU從指令隊(duì)列中取出一條指令并分析、執(zhí)行指令； 3.當(dāng)指令隊(duì)列已滿而EU對(duì)BIU又無(wú)總線訪問(wèn)請(qǐng)求時(shí)，BIU進(jìn)入 空閑狀態(tài)； 4.在執(zhí)行轉(zhuǎn)移、調(diào)用和返回指令時(shí)，指令隊(duì)列中原有內(nèi)容被自 動(dòng)清除。,微處理器結(jié)構(gòu)特點(diǎn),1.3 8088CPU內(nèi)部結(jié)構(gòu)框架,1.4 寄存器通用寄存器,四個(gè)16位通用寄存器、兩個(gè)變址寄 存器、兩個(gè)指針寄存器。,AX：累加器（Acc

5、umulator）,BX：基址寄存器（Base Index）,CX：計(jì)數(shù)寄存器（Count Index）,DX：數(shù)據(jù)寄存器（Data Index）,SI：源變址寄存器（Source Index）,DI：目標(biāo)寄存器（Destination Index）,SP：堆棧指針（Stack Pointer）,BP：基址指針（Base Pointer）,AX BX CX DX,0,15,8 7,AL,AH,BL,BH,CL,CH,DL,DH,SI,DI,SP,BP,1.4 寄存器標(biāo)志寄存器FR,狀態(tài) 標(biāo)志位,CF進(jìn)位標(biāo)志,CF=1,有進(jìn)(借)位(算術(shù)）。,PF奇偶標(biāo)志，含1個(gè)數(shù)為偶數(shù)，PF=1。,AF輔助進(jìn)

6、位位， D3向D4有進(jìn)借位，AF=1。,OF溢出標(biāo)志，OF=CF + CD。OF=1，有溢出。,SF符號(hào)標(biāo)志，SF=1，D7（D15）=1。,ZF零標(biāo)志，ZF=1，結(jié)果為零。,控制位,IF中斷允許標(biāo)志，IF=1，允許CPU響應(yīng) 外設(shè)通過(guò)可屏蔽中斷請(qǐng)求線提出的中斷,DF 方向標(biāo)志，串，DF=1，減址,TF跟蹤標(biāo)志，TF=1，CPU進(jìn)入單步運(yùn)行狀態(tài)。,CF= 1,PF= 1,AF= 0,OF= 0,SF= 0,ZF= 0,無(wú)符號(hào)數(shù)相加,有符號(hào)數(shù)相加,1.4 寄存器段寄存器,8086微處理器的地 址總線為20根，則 其尋址空間為：,1.4 寄存器段寄存器,矛盾：外部地址總線為20根，內(nèi)部能夠提供的數(shù)

7、據(jù)為16為位。,因?yàn)?6位地址最多可以訪問(wèn)64K的存儲(chǔ)空 間，所以每個(gè)分段的最大空間為64K。,段起 始地 址,物理地址：存儲(chǔ)器中實(shí)實(shí)在在存在的一個(gè) 存儲(chǔ)單元的編號(hào)，也叫實(shí)際地址。,段起始地址：分段的第一個(gè)物理地址。,00000H,FFFFFH,1M的存儲(chǔ)空間能夠被分為的段數(shù)為：16,段起始地址的特點(diǎn)：低四位為0。,12340H 12000H 00000H 23560H FFFF0H,1.4 寄存器段寄存器,段基址：段起始地址高十六位（二 進(jìn)制）組成的地址編碼。,偏移地址,12340H,2233FH,邏輯段1,1238FH,右圖所示段的段基址為：1234H,偏移地址：物理地址與所在段起始 地址

8、的差，也叫有效地址。,右圖中1238FH的偏移地址為： 0004FH,物理地址的形成：段基址左移4位 （二進(jìn)制）+ 偏移地址。,偏移地址的特點(diǎn)：高四位（二進(jìn)制） 永遠(yuǎn)為0，因此僅取其低十六位。,最大的偏移地址2233FH-12340H=0FFFFH,1.4 寄存器段寄存器,邏輯地址的特點(diǎn)：不唯一,邏輯地址 段基址：偏移地址,左圖中1238FH的邏輯地址為：,1234H：004FH,1.4 寄存器段寄存器,代碼段：存放等待執(zhí)行的指令代碼。,數(shù)據(jù)段：存放指令中所需要的操作數(shù)。,堆棧段：一段特殊的數(shù)據(jù)存取區(qū)域。,附加段：通常也用來(lái)存放操作數(shù)。,在程序量很大的情況下可以開辟 多個(gè)代碼段。同理，其它邏輯

9、段也 可以進(jìn)行擴(kuò)展。,堆棧段,附加段,數(shù)據(jù)段,代碼段,各個(gè)邏輯段可以重疊。,代碼段1,功能段：按存放數(shù)據(jù)所起到的功能不 同又可以分為代碼段、數(shù)據(jù)段、堆棧段 和附加段。,1.4 寄存器段寄存器,代碼段寄存器CS：指向當(dāng)前的 代碼段，指令由此段取出。,數(shù)據(jù)段寄存器DS：指向當(dāng)前的 數(shù)據(jù)段，通常用來(lái)存放程序變量。,堆棧段寄存器SS：指向當(dāng)前的堆 棧段，堆棧操作所需的就是該段存 儲(chǔ)單元的內(nèi)容。,附加段寄存器ES：指向當(dāng)前的附 加段，通常也用來(lái)存儲(chǔ)數(shù)據(jù)。,1.4 寄存器指令指針I(yè)P,12300H,12307H,0007H,IP:,當(dāng)前代碼段,指令指針寄存器IP存儲(chǔ)的是當(dāng)前 預(yù)取指令的存儲(chǔ)地址。,對(duì)于80

10、86，BIU從存儲(chǔ)器中取過(guò) 一次指令后，IP自動(dòng)加2，指向下 一個(gè)預(yù)取指令。,對(duì)于8088，BIU從存儲(chǔ)器中取過(guò) 一次指令后，IP自動(dòng)加1，指向下 一個(gè)預(yù)取指令。,程序員不能對(duì)IP進(jìn)行存取操作， 程序中的轉(zhuǎn)移指令、返回指令及 中斷指令能對(duì)IP進(jìn)行操作 。,微處理器結(jié)構(gòu)總結(jié),14個(gè)16位的寄存器,2. 8086/8088微處理器的外部特性,封裝形式: 8086CPU采用雙列直插式 引腳數(shù): 40條 總線采用分時(shí)復(fù)用技術(shù) 工作模式:最小工作模式 、最大工作模式 兩種模式的區(qū)別： 最小模式下，系統(tǒng)沒有協(xié)處理器，所有控制信號(hào)由CPU發(fā)出 最大模式下，有兩個(gè)或多個(gè)協(xié)處理器，CPU本身是主處理器，通過(guò)82

11、88總線控制器提供控制信號(hào),GND,AD14,AD13,AD12,AD11,AD10,AD9,AD8,AD7,AD6,AD5,AD4,AD3,AD2,AD1,AD0,NMI,INTR,CLK,GND,Vcc(+5V),AD15,A16/S3,A17/S4,A18/S5,A19/S6,BHE/S7,MN/MX,RD,READY,RESET,1,2,3,4,5,6,7,8,9,10,11,20,12,13,14,15,16,17,18,19,40,39,38,37,36,35,34,33,32,31,30,29,28,27,26,25,24,23,22,21,2.1 8086/8088微處理器引腳

12、及功能,(1)AD15AD0 分時(shí)復(fù)用的地址/數(shù)據(jù)總線。 T1周期傳送地址，單向三態(tài)輸出； T2T4周期傳送數(shù)據(jù)，雙向三態(tài) 輸入/輸出。,(2)A19/S6A16/S3 分時(shí)復(fù)用的地址/狀態(tài)線。,S5=1，則IF=1；,S6恒為0,8086微處理器,GND,AD14,AD13,AD12,AD11,AD10,AD9,AD8,AD7,AD6,AD5,AD4,AD3,AD2,AD1,AD0,NMI,INTR,CLK,GND,Vcc(+5V),AD15,A16/S3,A17/S4,A18/S5,A19/S6,BHE/S7,MN/MX,RD,READY,RESET,1,2,3,4,5,6,7,8,9,1

13、0,11,20,12,13,14,15,16,17,18,19,40,39,38,37,36,35,34,33,32,31,30,29,28,27,26,25,24,23,22,21,(3)Vcc(電源)、GND(地) 8086微處理器只需要單一的 +5V電源，由Vcc輸入，GND為接 地端。,8086微處理器,(4)17根控制信號(hào)線。,2.1 8086/8088微處理器引腳及功能,GND,AD14,AD13,AD12,AD11,AD10,AD9,AD8,AD7,AD6,AD5,AD4,AD3,AD2,AD1,AD0,NMI,INTR,CLK,GND,Vcc(+5V),AD15,A16/S3,

14、A17/S4,A18/S5,A19/S6,BHE/S7,MN/MX,RD,READY,RESET,1,2,3,4,5,6,7,8,9,10,11,20,12,13,14,15,16,17,18,19,40,39,38,37,36,35,34,33,32,31,30,29,28,27,26,25,24,23,22,21,8086微處理器,2.1 8086/8088微處理器引腳及功能, BHE/S7 :總線高位有效信號(hào)， 三態(tài)、輸出，低電平有效。 在T1狀態(tài)，8086在BHE/S7引腳輸出BHE信號(hào)，表示高8bit數(shù)據(jù)總線D15D8上的數(shù)據(jù)有效，與地址線A0一起產(chǎn)生存儲(chǔ)器的選擇邏輯信號(hào)。 在其它時(shí)

15、鐘周期，輸出為狀態(tài)信號(hào)S7。但8086芯片， S7未定義。,低電平 8086處于最大模式。,高電平 8086處于最小模式。,低電平有效，表示將對(duì)內(nèi)存或I/O端口讀操作。,2.1 8086/8088微處理器引腳及功能, M/IO:存儲(chǔ)器或I/O端口訪問(wèn)信號(hào)(輸出，三態(tài)),區(qū)分CPU進(jìn)行的存儲(chǔ)器還是I/O訪問(wèn)，見下表。,2.1 8086/8088微處理器引腳及功能,2.1 8086/8088微處理器引腳及功能, ALE: 地址鎖存允許信號(hào) (輸出),高電平有效，此信號(hào)在T1狀態(tài)有效，為地址碼鎖存的選通信號(hào)，送地址鎖存器。, READY: 準(zhǔn)備就緒信號(hào) (輸入),高電平有效，是從所尋址的存儲(chǔ)器或I/

16、O電路來(lái)的響應(yīng)信號(hào)，用于解決CPU與慢速存儲(chǔ)器或I/O電路的同步問(wèn)題。CPU在T3周期開始采樣READY線，若為低電平，則T3之后插入TW等待周期直到READY為高電平，進(jìn)入T4完成數(shù)據(jù)傳送。,2.1 8086/8088微處理器引腳及功能, INTR: 可屏蔽中斷請(qǐng)求信號(hào) (輸入), INTA: 中斷響應(yīng)信號(hào) (輸出，三態(tài)),2.1 8086/8088微處理器引腳及功能, NMI: 非屏蔽中斷請(qǐng)求信號(hào) (輸入),2.1 8086/8088微處理器引腳及功能,(11) RESET: 系統(tǒng)復(fù)位信號(hào) (輸入),2.1 8086/8088微處理器引腳及功能,2.1 8086/8088微處理器引腳及功能

17、,(14) HOLD: 保持請(qǐng)求信號(hào) (輸入),2.1 8086/8088微處理器引腳及功能,(15) HLDA:保持響應(yīng)信號(hào) (輸出),高電平有效。當(dāng)CPU響應(yīng)保持請(qǐng)求HOLD時(shí)，便發(fā)出HLDA高電平的應(yīng)答信號(hào)，從而將總線控制權(quán)讓給發(fā)出保持請(qǐng)求的設(shè)備，直到該設(shè)備又將HOLD信號(hào)變?yōu)榈碗娖?，CPU才收回總線控制權(quán)，將HLDA信號(hào)置為低電平。,2.1 8086/8088微處理器引腳及功能,(17) CLK: 系統(tǒng)時(shí)鐘信號(hào)（輸入),2.1 8086/8088微處理器引腳及功能,8086/8088在最小工作模式下， 硬件主要有： 1片時(shí)鐘發(fā)生器 (8284) 3片地址鎖存器 (8282) 2片數(shù)據(jù)收

18、發(fā)器 (8286) -當(dāng)系統(tǒng)中所連的存儲(chǔ) 器和外設(shè)較多時(shí)，為了 增加總線的驅(qū)動(dòng)能力， 從而增加8286。 8086/8088在最小模式下的硬件連接圖如下所示：,2.2 8086/8088微處理器最小模式,2.2 8086/8088微處理器最小模式,2.3 8086最大模式下引腳信號(hào)及功能,兩種模式下8086的2431引腳信號(hào)表,(1) QS1和QS0 ：指令隊(duì)列狀態(tài)信號(hào) (輸出),QS1和QS0編碼與隊(duì)列狀態(tài)表,兩信號(hào)編碼和對(duì)應(yīng)的隊(duì)列狀態(tài)如下表所示。,2.3 8086最大模式下引腳信號(hào)及功能,這三個(gè)狀態(tài)信號(hào)組成的編碼表示了當(dāng)前總線周期是何種操作周期，如下表所示。,2， 1和 0編碼與總線周期表

19、,2.3 8086最大模式下引腳信號(hào)及功能,2.3 8086最大模式下引腳信號(hào)及功能,下圖給出了8086在最大模式下的典型配置。,2.3 8086最大模式下引腳信號(hào)及功能,8086在最大模式下的典型配置,GND,A14,A13,A12,A11,A10,A9,A8,AD7,AD6,AD5,AD4,AD3,AD2,AD1,AD0,NMI,INTR,CLK,GND,Vcc(+5V),A15,A16/S3,A17/S4,A18/S5,A19/S6,SS0,MN/MX,RD,READY,RESET,IO/M ( S2),1,2,3,4,5,6,7,8,9,10,11,20,12,13,14,15,16,

20、17,18,19,40,39,38,37,36,35,34,33,32,31,30,29,27,26,25,21,8088微處理器,28,24,23,22,(1)AD7AD0 數(shù)據(jù)總線為8條。,(2)M/IO（28腳）：管腳定義相反。,(3) BHE（34腳）：改為SS0。,2.4 8088微處器引腳圖,3.存儲(chǔ)器組織,8086系統(tǒng)中存儲(chǔ)器的結(jié)構(gòu),8088系統(tǒng)中存儲(chǔ)器的結(jié)構(gòu),堆棧的結(jié)構(gòu),3.1 8086系統(tǒng)中存儲(chǔ)器的結(jié)構(gòu),存儲(chǔ)地址相當(dāng)于房間號(hào)碼，而其中存儲(chǔ) 的數(shù)據(jù)才是我們要存取的具體內(nèi)容。,右圖所示的存儲(chǔ)單元地址為：12356H,該單元中存儲(chǔ)的數(shù)據(jù)為：25H,程序中的表示形式為：12356H=

21、25H,如果存放的是字，則其表示形式為：,12356H=3625H,注意：字的高位存放在大地址單元，低位存放在小地址單元。程序中說(shuō)明是字?jǐn)?shù)據(jù)還是字節(jié)數(shù)據(jù)。,例：已知CS=2000H,IP=2344H， 求實(shí)際地址PA。解：PA=（CS）左移4位+（IP） =20000H+2344H =22344H 物理地址=段基址*10H+偏移地址,注意：“左移4位”中這個(gè)位是指二進(jìn)制位，而非十六進(jìn)制位。左移 4 位二進(jìn)制數(shù)相當(dāng)于左移 1 位十六進(jìn)制數(shù)。,3.1 8086系統(tǒng)中存儲(chǔ)器的結(jié)構(gòu),3.1 8086系統(tǒng)中存儲(chǔ)器的結(jié)構(gòu),字節(jié)交叉編址,3.1 8086系統(tǒng)中存儲(chǔ)器的結(jié)構(gòu),3.1 8086系統(tǒng)中存儲(chǔ)器的結(jié)構(gòu)

22、,BHE A0 訪問(wèn)庫(kù)名 0 0 雙庫(kù)，實(shí)現(xiàn)16位數(shù)據(jù)的傳送 0 1 奇地址高位庫(kù)，實(shí)現(xiàn)8位數(shù)據(jù)的傳送 1 0 偶地址低位庫(kù)，實(shí)現(xiàn)8位數(shù)據(jù)的傳送 1 1 不傳送,BHE和A0的控制作用,假設(shè)存放的為字?jǐn)?shù)據(jù)，則,12351H=1234H,12356H=3625H,規(guī)則字與非規(guī)則字,規(guī)則字：起始地址為偶地址。微 處理器一次可以將數(shù)據(jù)讀走。,非規(guī)則字：起始地址為奇地址。 微處理器兩次才能將數(shù)據(jù)讀走。,3.2 8088系統(tǒng)中存儲(chǔ)器的結(jié)構(gòu),單一存儲(chǔ)體,一次只能讀取一個(gè)字節(jié)的信息,3.3 8086系統(tǒng)中的堆棧,用作數(shù)據(jù)暫時(shí)存儲(chǔ)的一組寄存器或存儲(chǔ)單元稱為堆棧。,堆棧操作有兩種：壓棧(PUSH)和出棧(POP

23、)，而SP始終指向堆棧棧頂?shù)男挛恢谩?1. 堆棧的定義,堆棧中數(shù)據(jù)按“后進(jìn)先出”的結(jié)構(gòu)方式進(jìn)行處理，即新入棧的依次堆放在原來(lái)數(shù)據(jù)之上，存放信息的最后一個(gè)單元叫做棧頂，用堆棧指針SP(Stack Pointer)指示。,2. 堆棧編址結(jié)構(gòu)的兩種形式,3.3 8086系統(tǒng)中的堆棧,3. 構(gòu)成堆棧的兩種形式,一種是使用微處理器內(nèi)部的一組寄存器作為堆棧。 優(yōu)點(diǎn)：訪問(wèn)速度快。 缺點(diǎn)：寄存器數(shù)量有限。,另一種形式是在隨機(jī)存儲(chǔ)器RAM中開辟一個(gè)區(qū)間供堆棧使用，較為普遍；若編址采用向下生成，其堆棧操作如下圖所示。,3.3 8086系統(tǒng)中的堆棧,當(dāng)前棧頂?shù)刂窞镸，存內(nèi)容X,信息B進(jìn)棧：SPSP1，SP指定的地址

24、B,信息A進(jìn)棧分兩步操作: SPSP1，SP指定的地址單元A,3.3 8086系統(tǒng)中的堆棧,堆棧操作示意圖(向下生成),信息C進(jìn)棧,信息C出棧分兩步操作：指定的目的地C，SPSP+1,信息B出棧：指定目的地B，SPSP+1,3.3 8086系統(tǒng)中的堆棧,信息D進(jìn)棧： SPSP1，SP指定的地址D,信息D出棧,信息A出棧，棧頂?shù)刂啡詾镸,3.3 8086系統(tǒng)中的堆棧,3.3 8086系統(tǒng)中的堆棧,堆棧段首地址：10000H,12000H,11FFFH,11FFEH,11FFDH,11FFCH,11FFBH,11FFAH,堆 棧 空 間,當(dāng)前堆棧段的段基址由SS 給定，SP給定當(dāng)前棧頂。,為了加快

25、堆棧操作的速度， 堆棧以字為單位進(jìn)行操作。,入棧指令PUSH；出棧指令POP。,PUSH AX,PUSH CX,PUSH DX,POP AX,PUSH BX,POP DX,結(jié)果：AX3571H；BX5678H；CX1593H；DX=1593H,3.3 8086系統(tǒng)中的堆棧,25610H,3060FH,25781H,調(diào)用子程序指令，子程序起始地址為 3060FH。結(jié)束地址為33618H。,25784H,當(dāng)前代碼段起始地址,12000H,11FFFH,11FFEH,11FFDH,11FFCH,11FFBH,11FFAH,33618H,同一個(gè)代碼段內(nèi)的子程序調(diào)用過(guò)程,25610H,25781H,12

26、000H,11FFFH,11FFEH,11FFDH,11FFCH,11FFBH,11FFAH,代碼段1,代碼段2,56310H,58962H,5A36FH,25786H,不同代碼段的子程序調(diào)用過(guò)程,1.時(shí)鐘周期 (T狀態(tài)周期Clock Cycle),4.1 時(shí)鐘周期、總線周期和指令周期,微處理器內(nèi)部操作的最基本時(shí)鐘單元，寬度為時(shí)鐘信號(hào)相鄰兩上升沿之間的時(shí)鐘間隔。,4. 8086CPU內(nèi)部時(shí)序,2.機(jī)器周期(總線周期Bus Cycle),微機(jī)處理器BIU與外部電路之間進(jìn)行一次數(shù)據(jù)傳送操作所占用的時(shí)間，包含若干個(gè)時(shí)鐘周期。,3.指令周期(Instruction Cycle),執(zhí)行一條指令所需要的時(shí)

27、間，由一至若干個(gè)機(jī)器周期組成。 4.等待周期：因存儲(chǔ)器或I/O設(shè)備速度慢引起的 5.空閑周期：因CPU執(zhí)行指令所需時(shí)間長(zhǎng)或 在多 微處理器系統(tǒng)中微處理器交換總線權(quán)時(shí)出現(xiàn)的。,4.2 系統(tǒng)的復(fù)位操作,8086CPU的RESET引腳是用于系統(tǒng)復(fù)位的，可完成系統(tǒng)復(fù)位和啟動(dòng)操作，復(fù)位時(shí)，CPU內(nèi)部的寄存器狀態(tài)為：標(biāo)志寄存器FR、指令指針I(yè)P、段寄存器DS、SS、ES清零，指令隊(duì)列清空，段寄存器CS置為FFFFH。實(shí)際上，除了CS外，所有內(nèi)部寄存器都清零。啟動(dòng)后，從內(nèi)存的FFFF0H開始執(zhí)行程序，F(xiàn)FFF0H處一般存放一條無(wú)條件轉(zhuǎn)移指令，轉(zhuǎn)向系統(tǒng)程序的入口地址。,4. 8086CPU內(nèi)部時(shí)序,4.3 總

28、線操作與時(shí)序,Intel 8086微處理器采用總線復(fù)用操作方式8086的16位數(shù)據(jù)總線和地址總線的低16位是共用的，典型的總線周期如圖,4. 8086CPU內(nèi)部時(shí)序,等待周期TW：,如果在T3周期結(jié)束之前，存儲(chǔ)器或外設(shè)未準(zhǔn)備好數(shù)據(jù)傳送，就要啟動(dòng)輸入CPU的READY線使之變低電平，從而在T3和T4之間插入一個(gè)或多個(gè)TW等待周期，直到READY變高，轉(zhuǎn)入T4周期，完成讀寫操作。,空閑狀態(tài)周期TI：,8086執(zhí)行部件EU和總線接口部件BIU在一定程度上獨(dú)立并行工作，只有當(dāng)BIU為了填滿指令隊(duì)列或EU執(zhí)行指令需要與外部交換數(shù)據(jù)時(shí)，申請(qǐng)一個(gè)總線周期，此時(shí)BIU才執(zhí)行一個(gè)總線周期。因此在兩個(gè)總線周期之間

29、，可能會(huì)存在一些BIU空閑時(shí)鐘周期。,一、8086讀總線周期,舉例,二、8086具有等待狀態(tài)的讀總線周期,三、8086寫總線周期,四、8086具有等待狀態(tài)的寫總線周期,五、8086最小模式下的總線保持,六、8086中斷響應(yīng)周期,eg. 使AX清零,MOV AX, 0三字節(jié) 4T,SUB AX, AX二字節(jié) 3T,XOR AX, AX二字節(jié) 3T,0010 0000 0000 0000,0001,4567H,AX=4567H,在基本總線周期T3狀態(tài)，內(nèi)存單元或I/O端口將數(shù)據(jù)送到數(shù)據(jù)總線上。CPU通過(guò)AD15AD0接收數(shù)據(jù)。,在T4狀態(tài)和前一個(gè)狀態(tài)交界的下降沿處，CPU對(duì)數(shù)據(jù)總線進(jìn)行采樣，從而獲

30、得數(shù)據(jù)。,CPU在T3狀態(tài)前沿對(duì)READY信號(hào)進(jìn)行采樣，如果READY為低，即說(shuō)明存儲(chǔ)器和外設(shè)尚未準(zhǔn)備好，CPU就會(huì)在T3和T4之間自動(dòng)插入一個(gè)或幾個(gè)等待狀態(tài)TW，CPU在某每個(gè)TW前沿處對(duì)READY信號(hào)進(jìn)行采樣，直至CPU接收到高電平的READY信號(hào)后，再把TW的狀態(tài)執(zhí)行完，脫離TW，進(jìn)入T4。,在T1的前半周時(shí)，CPU把存儲(chǔ)器或外設(shè)端口地址放入AD0AD15和A16/S3A19 / S6 。,如果系統(tǒng)中設(shè)置READY電路，并且CPU在T3狀態(tài)的一開始未收到“準(zhǔn)備好”信號(hào)，那么，會(huì)在狀態(tài)T3和T4之間插入一個(gè)或幾個(gè)等待周期。直到在某個(gè)TW的前沿處，CPU采樣到“準(zhǔn)備好”信號(hào)后，便將TW狀態(tài)作為最后一個(gè)等待狀態(tài)。執(zhí)行完TW狀態(tài)后進(jìn)入T4狀態(tài)。在TW狀態(tài)，總線上所有控制信號(hào)的情況和T3時(shí)一樣，數(shù)據(jù)總線上也仍然保持要寫入的數(shù)據(jù)。,在每個(gè)時(shí)鐘脈沖的上升沿，CPU會(huì)對(duì)HOLD引腳信號(hào)進(jìn)行采樣。,如果檢測(cè)HOLD處于高電平狀態(tài)，并且在允許讓出總線周期的T4狀態(tài)或者空閑狀態(tài)TI之后的下一個(gè)時(shí)鐘周期，CPU把HLDA變?yōu)橛行В尦隹偩€控制權(quán)。,如果發(fā)出請(qǐng)求設(shè)備將HOLD變?yōu)榈碗娖?，CPU收回總線控制權(quán)。,