《基于FPGA 的運(yùn)動(dòng)控制卡的設(shè)計(jì)和實(shí)現(xiàn)》由會(huì)員分享，可在線閱讀，更多相關(guān)《基于FPGA 的運(yùn)動(dòng)控制卡的設(shè)計(jì)和實(shí)現(xiàn)（4頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、基于FPGA 的運(yùn)動(dòng)控制卡的設(shè)計(jì)和實(shí)現(xiàn)摘要：基于FPGA的運(yùn)動(dòng)控制卡采用脈沖加方向的閉環(huán)控制方式，具有結(jié)構(gòu)簡(jiǎn)單，集成度高、實(shí)時(shí)性好等優(yōu)點(diǎn)。從硬件的構(gòu)成、設(shè)計(jì)和算法實(shí)現(xiàn)等方面入手，闡述了運(yùn)動(dòng)控制卡的設(shè)計(jì)和開(kāi)發(fā)。用硬件描述語(yǔ)言VHDL（veryhighspeedintegratedcircuitHDL）和原理圖結(jié)合的方式對(duì)FPGA編程實(shí)現(xiàn)系統(tǒng)的主要硬件邏輯和算法，從而提高了系統(tǒng)的靈活性和移植性。在硬件算法上，采用乒乓操作處理高速的分頻倍數(shù)數(shù)據(jù)流，提高了系統(tǒng)的實(shí)時(shí)性和控制精度；并且提出了一種基于加二計(jì)數(shù)器的分頻算法，實(shí)現(xiàn)任意分頻倍數(shù)的分頻。利用嵌入式調(diào)試工具SignalTap對(duì)運(yùn)動(dòng)控制卡進(jìn)行硬件調(diào)試

2、和仿真，給出了相應(yīng)的誤差分析。 關(guān)鍵詞：運(yùn)動(dòng)控制卡;伺服電機(jī);分頻;現(xiàn)場(chǎng)可編程門陣列;外設(shè)部件互連標(biāo)準(zhǔn)總線;實(shí)時(shí);乒乓操作Designandrealizationofmotion-controlling-cardbasedonFPGALIMu-guo,PENGPing-liang0引言傳統(tǒng)的運(yùn)動(dòng)控制卡多采用單片機(jī)作為微處理器,通過(guò)一些大規(guī)模集成電路實(shí)現(xiàn)對(duì)伺服電機(jī)的控制。由于其結(jié)構(gòu)較為復(fù)雜，因此在工作時(shí)，存在高頻響應(yīng)慢、控制精度低等缺點(diǎn)。本文提出一種以FPGA（field-programmablegatearray）和PCI9054接口芯片為核心硬件的運(yùn)動(dòng)控制卡，內(nèi)部硬件接口和算法通過(guò)對(duì)FPGA

3、的編程實(shí)現(xiàn)。這樣，既能很好地克服傳統(tǒng)運(yùn)動(dòng)控制存在的缺點(diǎn)，又在靈活性和移植性等方面得到了很大的提高。1硬件構(gòu)成與設(shè)計(jì)1.1構(gòu)成本文所述的運(yùn)動(dòng)控制卡是PCI（peripheralcomponentinterconnect）接口卡1，用Altera公司生產(chǎn)的型號(hào)為EP1C6Q240C8的FPGA作為編程邏輯器件，實(shí)現(xiàn)所有的硬件算法和反饋信號(hào)的檢測(cè)。采用脈沖加方向2的閉環(huán)控制方式對(duì)電機(jī)進(jìn)行控制。整個(gè)運(yùn)動(dòng)控制卡系統(tǒng)可用圖1描述。1.2設(shè)計(jì)運(yùn)動(dòng)控制卡硬件電路描述和設(shè)計(jì)時(shí)，嚴(yán)格按照同步時(shí)序設(shè)計(jì)原則3，而且核心電路用D觸發(fā)器實(shí)現(xiàn)，電路的主要信號(hào)由時(shí)鐘的上升沿觸發(fā)器產(chǎn)生。這樣可以很好地避免毛刺，并且在布局后仿真

4、和用高速邏輯分析儀采樣實(shí)際工作信號(hào)皆無(wú)毛刺。在高速變化的分頻倍數(shù)數(shù)據(jù)流控制時(shí)，為了保證整個(gè)系統(tǒng)的分頻輸出的實(shí)時(shí)性，采用如圖2所示的“乒乓操作3”技巧。在奇數(shù)（2n+1）個(gè)緩沖周期時(shí)，輸入的數(shù)據(jù)流緩沖到RAM和從RAM取出數(shù)據(jù)到運(yùn)算模塊。在第偶數(shù)（2n）個(gè)緩沖周期，將數(shù)據(jù)流緩沖到RAM，將RAM1里的數(shù)據(jù)通過(guò)“數(shù)據(jù)輸出選擇單元”的選擇，送到最后的分頻和計(jì)數(shù)的運(yùn)算模塊進(jìn)行計(jì)算輸出。如此循環(huán)，周而復(fù)始。這種流水線式算法，可以完成數(shù)據(jù)的無(wú)縫緩沖與處理。本文所述的運(yùn)動(dòng)控制卡共涉及總線控制器、分頻器、定時(shí)器、反饋控制等4個(gè)模塊，其原理圖如圖3所示?？偩€控制器完成PCI90544局部總線的仲裁邏輯5、地址譯

5、碼和數(shù)據(jù)流控制，使PCI數(shù)據(jù)總線上的數(shù)據(jù)正確地被譯碼到各分控制模塊進(jìn)行運(yùn)算輸出。定時(shí)器實(shí)現(xiàn)硬件定時(shí)，計(jì)算機(jī)通過(guò)驅(qū)動(dòng)程序給運(yùn)動(dòng)控制卡輸入一時(shí)間值和一個(gè)表示計(jì)時(shí)開(kāi)始的控制字，運(yùn)動(dòng)控制卡開(kāi)始計(jì)時(shí)，在計(jì)時(shí)完成時(shí)，通過(guò)產(chǎn)生硬件中斷方式6，進(jìn)入中斷服務(wù)程序，從而實(shí)現(xiàn)電機(jī)的轉(zhuǎn)角準(zhǔn)確定位。我們還可以把一些用戶代碼作為中斷處理子程序，來(lái)實(shí)現(xiàn)定時(shí)切換或運(yùn)算的功能。分頻器實(shí)現(xiàn)工作頻率（40MHz）的分頻工作，得到控制電機(jī)轉(zhuǎn)速的脈沖頻率。反饋控制模塊實(shí)現(xiàn)電機(jī)的輸出補(bǔ)償和狀態(tài)監(jiān)控功能，可通過(guò)讀取誤差從而實(shí)現(xiàn)修正，以此來(lái)提高系統(tǒng)控制精度。這些模塊在FPGA內(nèi)部采用原理圖（SchematicDiagrams）+VHDL語(yǔ)言

6、結(jié)合的方式進(jìn)行描述，使邏輯層次更加明確和可讀性更強(qiáng)。2算法設(shè)計(jì)2.1實(shí)時(shí)分頻算法運(yùn)動(dòng)控制卡輸出的不同脈沖頻率來(lái)實(shí)現(xiàn)電機(jī)轉(zhuǎn)速的控制，因此脈沖頻率的響應(yīng)速度決定了整個(gè)電機(jī)的控制精度。這就必然要求我們?cè)谠O(shè)計(jì)算法時(shí)，要充分考慮分頻算法的實(shí)時(shí)性。本文提出一種基于加二計(jì)數(shù)器的分頻算法，能很好地解決此問(wèn)題。其算法具體流程圖如圖4所示。取鎖相輸出時(shí)鐘作為設(shè)計(jì)的全局時(shí)鐘，同時(shí)用兩個(gè)單口RAM來(lái)交叉刷新分頻倍數(shù)。加二計(jì)數(shù)器對(duì)輸入時(shí)鐘進(jìn)行上升沿計(jì)數(shù)，并對(duì)其計(jì)數(shù)值進(jìn)行比較判斷，如果計(jì)數(shù)值大于等于兩倍的分頻倍數(shù)，輸出為1，否則為0。實(shí)現(xiàn)分頻器功能。分頻器輸出即為運(yùn)動(dòng)控制卡控制電機(jī)轉(zhuǎn)速的脈沖（clk_out）。2.2閉環(huán)

7、控制算法整個(gè)運(yùn)動(dòng)控制卡采用脈沖加方向的控制方式，實(shí)現(xiàn)電機(jī)的轉(zhuǎn)速和方向的控制。為了保證電機(jī)的控制精度，在運(yùn)動(dòng)控制卡輸出脈沖至電機(jī)的驅(qū)動(dòng)器的同時(shí)，運(yùn)動(dòng)控制卡從編碼器中讀出反饋脈沖和方向。這樣，只要設(shè)計(jì)兩個(gè)計(jì)數(shù)器同時(shí)對(duì)輸出脈沖和反饋脈沖進(jìn)行計(jì)數(shù)，并且對(duì)兩個(gè)計(jì)數(shù)器的計(jì)數(shù)值進(jìn)行判斷和求差，然后根據(jù)求出的差值進(jìn)行循環(huán)插補(bǔ)，即可實(shí)現(xiàn)電機(jī)的閉環(huán)控制。3調(diào)試和結(jié)果仿真3.1系統(tǒng)調(diào)試本卡采用Quartus軟件自帶的SignalTap7進(jìn)行仿真調(diào)試，它是一種基于邏輯分析核的嵌入式邏輯分析儀，在使用時(shí)，調(diào)試人員無(wú)需外接專用儀器，就可以通過(guò)對(duì)FPGA器件內(nèi)部所有信號(hào)和節(jié)點(diǎn)的捕獲，來(lái)實(shí)現(xiàn)對(duì)系統(tǒng)故障的分析和判斷，整個(gè)調(diào)試過(guò)

8、程非常直觀、方便。SignalTap在采集時(shí)鐘的上升沿處采集數(shù)據(jù)，采集時(shí)鐘的設(shè)置不恰當(dāng)，有時(shí)候會(huì)得到不能準(zhǔn)確反映設(shè)計(jì)的不期望數(shù)據(jù)狀態(tài)，Altera建議最好使用全局時(shí)鐘。文中給出以全局時(shí)鐘gclk作為采集時(shí)鐘，1級(jí)觸發(fā)，并且以RESULT=ELD（HOLD,1）作為觸發(fā)邏輯8，其運(yùn)行分析結(jié)果如圖5所示。值得注意的是，在調(diào)試完成后，需將SignalTap文件移除設(shè)計(jì)目錄，以免浪費(fèi)資源。3.2調(diào)試結(jié)果及誤差分析 從圖5的調(diào)試結(jié)果來(lái)看，運(yùn)動(dòng)控制卡的整個(gè)控制服從于總線仲裁邏輯。PCI和FPGA數(shù)據(jù)交換在READY=0時(shí)進(jìn)行，總線LD上數(shù)據(jù)在READY=0時(shí)有效。分頻倍數(shù)寄存器值改變，分頻輸出頻率即刻作相

9、應(yīng)改變，滿足設(shè)計(jì)目標(biāo)。對(duì)電機(jī)行程（journey1和journey2）、報(bào)警（alarm）、零位（zero）和伺服（servo）等外部信號(hào)的檢測(cè)和判斷。對(duì)反饋回來(lái)的時(shí)鐘進(jìn)行檢測(cè)計(jì)數(shù)。由于PCI和FPGA交換數(shù)據(jù)均發(fā)生在系統(tǒng)時(shí)鐘的上升沿。所以在數(shù)據(jù)交換過(guò)程中，必然會(huì)存在一個(gè)小于1個(gè)時(shí)鐘周期的延遲誤差。4結(jié)束語(yǔ)本文所述的運(yùn)動(dòng)控制卡具有如下特點(diǎn)：數(shù)據(jù)輸入輸出口采用光隔離技術(shù)8，來(lái)避免一些不必要的干擾；FPGA采用獨(dú)立的40MHz時(shí)鐘和鎖相環(huán)設(shè)計(jì)，保證了系統(tǒng)的時(shí)鐘穩(wěn)定；采用加二分頻算法，提高分頻輸出的實(shí)時(shí)性；FPGA作為核心處理芯片，減少了硬件成本、簡(jiǎn)化了硬件設(shè)計(jì)、實(shí)時(shí)性得到提高；通過(guò)狀態(tài)檢測(cè)和反饋模塊，實(shí)現(xiàn)電機(jī)的狀態(tài)檢測(cè)和誤差修正；設(shè)計(jì)中斷定時(shí)模塊，實(shí)現(xiàn)電機(jī)的轉(zhuǎn)角控制。