《常用數(shù)字電路的設(shè)計方法.ppt》由會員分享，可在線閱讀，更多相關(guān)《常用數(shù)字電路的設(shè)計方法.ppt（34頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、第2章 常用數(shù)字電路的設(shè)計方法,2.1 組合邏輯電路設(shè)計的一般方法 2.2 時序邏輯電路的設(shè)計,2.1 組合邏輯電路設(shè)計的一般方法,所謂邏輯設(shè)計，就是根據(jù)命題提出的功能來設(shè)計邏輯電路。 組合邏輯設(shè)計應(yīng)按下列步驟進(jìn)行綜合： (1) 將命題的文字描述抽象為真值表； (2) 根據(jù)真值表寫出邏輯函數(shù)表達(dá)式，且化簡為最簡的“與或”式；,(3) 根據(jù)選定的門電路的類型，將函數(shù)轉(zhuǎn)換為所需要的表達(dá)式，并畫出邏輯電路圖； (4) 按照工程實際要求，對所設(shè)計的電路進(jìn)行綜合評估。,【例2.1】設(shè)計要求：試用“與非”門來設(shè)計一個三變量表決器。 (1) 將命題描述變成真值表。 對任何命題的邏輯功能的描述，可以有文字描述

2、、真值表描述、卡諾圖描述、表達(dá)式描述、電路描述等方式。,在“三變量表決器”這個邏輯問題中，設(shè)字母A、B、C分別代表參加表決的邏輯變量，設(shè)F表示表決結(jié)果，分別對它們賦值如下： A=1表示A贊成，A=0表示A反對； B=1表示B贊成，B=0表示B反對； C=1表示C贊成，C=0表示C反對； F=1表示決議通過，F(xiàn)=0表示決議被否決。,通過上述變量設(shè)置和賦值，把一個命題抽象成邏輯語言，剩下的問題是弄清楚它所實現(xiàn)的邏輯功能，填寫出正確的真值表。對于本例來講，它執(zhí)行的是表決功能，少數(shù)服從多數(shù)，多數(shù)贊成決議就算通過。例如： ABC=011時F=1(B、C贊成，A反對)； ABC=101時F=1(A、C贊成

3、，B反對)； ABC=111時F=1(A、B、C贊成)。 由此分析可得到表決器的真值表，如表2.1所示。,表2.1 表決器真值表,圖2.1 例2.1的邏輯圖,(2) 由真值表寫出邏輯函數(shù)表達(dá)式，并化簡為與或式。 根據(jù)表2.1寫出規(guī)范的“與或”式，然后化簡；也可以直接作出卡諾圖，然后再寫出最簡與或式。表決器的規(guī)范與或式為 用卡諾圖化簡(此處從略)，其結(jié)果為,(3) 函數(shù)轉(zhuǎn)換并畫出邏輯圖。 根據(jù)給定的命題，用“與非門”來設(shè)計表決函數(shù)，先將函數(shù)二次求反，轉(zhuǎn)換成下式：,直接畫出邏輯圖，如圖2.1所示。,2.2 時序邏輯電路的設(shè)計,按記憶電路的工作特點分類，時序電路可分為同步時序電路和異步時序電路。 時

4、序電路中的記憶部分通常由若干個觸發(fā)器組成，每個觸發(fā)器工作時都需要有一個時鐘脈沖來控制觸發(fā)器狀態(tài)翻轉(zhuǎn)的時刻。如果所有觸發(fā)器都在統(tǒng)一的時鐘脈沖下工作，那么這種時序電路就稱為同步時序電路；如果觸發(fā)器不在統(tǒng)一的時鐘脈沖下工作，則稱為異步時序電路。,異步時序電路在工作時，各個觸發(fā)器并不都按同一時鐘脈沖在工作，有的觸發(fā)器以時鐘脈沖作為觸發(fā)信號進(jìn)行狀態(tài)的翻轉(zhuǎn)，有的以其它觸發(fā)器的狀態(tài)輸出作為觸發(fā)信號進(jìn)行狀態(tài)的翻轉(zhuǎn)。這樣，異步時序電路的分析和設(shè)計相對于同步時序電路來說難度大一些。和同步時序電路的分析、設(shè)計相同，異步時序電路在分析和設(shè)計的時候，要進(jìn)行組合電路部分和時序電路部分的分析、設(shè)計。其不同之處是在分析和設(shè)計

5、時序電路時，要進(jìn)行各個觸發(fā)器觸發(fā)脈沖的分析和設(shè)計。,1. 建立原始狀態(tài)圖 建立原始狀態(tài)圖是時序電路設(shè)計中最關(guān)鍵的一步，它將設(shè)計命題中的文字描述變成狀態(tài)圖或狀態(tài)表。建立原始狀態(tài)圖的過程就是對原始命題的分析過程，只有對原命題有正確的分析認(rèn)識，才能建立正確的原始狀態(tài)圖。有時候，系統(tǒng)設(shè)計要求的狀態(tài)并不明確，建立時應(yīng)本著“寧多勿漏”的原則。,2. 化簡原始狀態(tài)圖 在建立原始狀態(tài)圖時，遵守“寧多勿漏”的原則，因此建立的原始狀態(tài)圖中有可能含有冗余態(tài)。為了使設(shè)計的電路最簡單，需要對原始狀態(tài)圖進(jìn)行化簡。 3. 分配狀態(tài)代碼 狀態(tài)分配，也稱狀態(tài)編碼，是給化簡后的狀態(tài)表中各個狀態(tài)分配二進(jìn)制代碼，以便用實際邏輯器件實

6、現(xiàn)。,4. 選擇觸發(fā)器類型，確定輸出函數(shù)及觸發(fā)器的激勵函數(shù) 觸發(fā)器一般選擇JK觸發(fā)器或D觸發(fā)器中的一種，來設(shè)計出比較合理的電路，采用組合電路的設(shè)計方法來確定輸出函數(shù)和激勵函數(shù)。 5. 畫電路圖 根據(jù)輸出函數(shù)和各個觸發(fā)器的激勵函數(shù)畫出邏輯電路。到這一步已基本完成了時序電路的設(shè)計過程，即從最初的文字或其它形式的邏輯功能描述到具體電路的實現(xiàn)。,6. 檢查多余態(tài) 如果設(shè)計的電路中觸發(fā)器可提供的狀態(tài)數(shù)多于該電路所需要的狀態(tài)數(shù)，則需要檢查電路中多余狀態(tài)的轉(zhuǎn)移情況。,【例2.2】應(yīng)用D觸發(fā)器完成給定狀態(tài)圖(見圖2.2)的邏輯功能。,圖2.2 例2.2的狀態(tài)圖,本設(shè)計已經(jīng)給出了原始狀態(tài)圖并確定了觸發(fā)器的類型。

7、狀態(tài)圖有四個狀態(tài)，需兩位D觸發(fā)器Y1Y0來表示，它們的輸入端分別為D1、D0，先畫出狀態(tài)表，見表2.2。 因為D觸發(fā)器的特征方程為Qn+1=Dn，所以可得如表2.3所示的D觸發(fā)器激勵表。,表2.2 例2.2的狀態(tài)表,表2.3 D觸發(fā)器激勵表,根據(jù)狀態(tài)表和選定D觸發(fā)器激勵表，填寫D觸發(fā)器控制端D1、D0和輸出Z的卡諾圖又稱動態(tài)卡諾圖。它的標(biāo)注方法與一般函數(shù)卡諾圖相同，是以狀態(tài)表中的現(xiàn)態(tài)、輸入作為自變量，對應(yīng)于每個現(xiàn)態(tài)和輸入下的次態(tài)按照激勵表找到觸發(fā)器相應(yīng)之輸入(觸發(fā)器控制端D的輸入值)填入控制函數(shù)卡諾圖中，可得到圖2.3。,圖2.3 例2.2的控制函數(shù)卡諾圖,再根據(jù)控制函數(shù)卡諾圖得出相對應(yīng)的表達(dá)

8、式：,最后根據(jù)表達(dá)式畫出電路的邏輯圖，如圖2.4所示。,圖2.4 例2.2的邏輯圖,【例2.3】設(shè)計產(chǎn)生序列信號為11000的移存型序列信號發(fā)生器。 根據(jù)設(shè)計要求可知，序列信號的序列長度M為5，故須選三級觸發(fā)器。每次選三位代碼，依次取五次，便可得到五個獨立狀態(tài)的循環(huán)，如圖2.5所示。,圖2.5 例2.3的狀態(tài)循環(huán),(1) 列出狀態(tài)表。 設(shè)觸發(fā)器從高位到低位分別用Q3、Q2、Q1表示，根據(jù)上述分析可列出如表2.4所示的狀態(tài)表。表中Q3、Q2、Q1的五種二進(jìn)制代碼組合代表了信號發(fā)生器五個獨立循環(huán)狀態(tài)，因而表2.4也是該電路的二進(jìn)制最小化狀態(tài)表，其狀態(tài)圖如圖2.6所示。,表2.4 例2.3的最小化狀

9、態(tài)表,圖2.6 例2.3的狀態(tài)圖,(2) 選用D觸發(fā)器，求控制函數(shù)。 由于狀態(tài)圖上沒有輸入X，因此控制函數(shù)卡諾圖僅有自變量Q3、Q2、Q1，根據(jù)狀態(tài)表及D觸發(fā)器激勵表可得卡諾圖，見圖2.7。由此求出控制函數(shù)：,D3=Q2，D2=Q1，,(2-1),圖2.7 移存型信號發(fā)生器控制函數(shù)卡諾圖 (a) D3；(b) D2；(c) D1,(3) 作邏輯圖。 采用與門構(gòu)成組合邏輯電路，根據(jù)式(2-1)可得到如圖2.8所示的邏輯圖。,圖2.8 邏輯電路圖,最后討論該電路的自啟動特性。電路采用三個觸發(fā)器作存儲元件，應(yīng)有八種狀態(tài)組合，其中有三個狀態(tài)010、101、111為無效狀態(tài)。根據(jù)移存規(guī)律及D函數(shù)可以得到101010100及111110，因此該發(fā)生器具有自啟動特性。,