《《數(shù)字邏輯電路》PPT課件.ppt》由會(huì)員分享，可在線閱讀，更多相關(guān)《《數(shù)字邏輯電路》PPT課件.ppt（100頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、第5章 數(shù)字邏輯電路,電子技術(shù)基礎(chǔ),目錄,5.1 數(shù)字電路概述 5.2 數(shù)制 5.3 基本邏輯門電路 5.4 組合邏輯電路 5.5 編碼器 5.6 譯碼器 5.7 實(shí)例綜合分析,5.1 數(shù)字電路概述,5.1.1 數(shù)字信號(hào)與模擬信號(hào) 模擬信號(hào):時(shí)間和數(shù)值上都是連續(xù)變化的電信號(hào)。 數(shù)字信號(hào):時(shí)間上和幅值上都是離散的的電信號(hào)。,下一頁(yè),返回,(a)模擬信號(hào) （b）數(shù)字信號(hào),5.1 數(shù)字電路概述,5.1.2 數(shù)字電路的特點(diǎn) 1數(shù)字電路中數(shù)字信號(hào)是用二值量來(lái)表示的，每一位數(shù)只有0和1兩種狀態(tài)。 2由于數(shù)字電路采用二進(jìn)制，所以能夠應(yīng)用邏輯代數(shù)這一工具進(jìn)行研究。 3由于數(shù)字電路結(jié)構(gòu)簡(jiǎn)單，又允許元件參數(shù)有較大

2、的離散性，因此便于集成化。,下一頁(yè),上一頁(yè),返回,5.1 數(shù)字電路概述,5.1.3 數(shù)字電路的分類 1數(shù)字電路按組成的結(jié)構(gòu)可分為分立元件電路和集成電路兩大類。 2按電路所用器件的不同，數(shù)字電路又可分為雙極型和單極型電路。 3根據(jù)電路邏輯功能的不同，又可分為組合邏輯電路和時(shí)序邏輯電路兩大類。,下一頁(yè),上一頁(yè),返回,5.1 數(shù)字電路概述,5.1.4 數(shù)字電路的應(yīng)用 由于數(shù)字電路的一系列特點(diǎn)，使它在通信、自動(dòng)控制、測(cè)量?jī)x器等各個(gè)科學(xué)技術(shù)領(lǐng)域中得到廣泛應(yīng)用。當(dāng)代最杰出的科技成果-計(jì)算機(jī)，就是它最典型的應(yīng)用例子。,下一頁(yè),上一頁(yè),返回,5.1 數(shù)字電路概述,5.1.5 脈沖信號(hào) 1、常見脈沖信號(hào)波形 常

3、見的脈沖信號(hào)波形，如圖所示。,下一頁(yè),上一頁(yè),返回,5.1 數(shù)字電路概述,(1)脈沖幅度Um:脈沖電壓的最大變化幅度。 (2)脈沖寬度tw:脈沖波形前后沿0.5Um處的時(shí)間間隔。 (3)上升時(shí)間tr:脈沖前沿從0.1Um上升到0.9Um所需要的時(shí)間。,上一頁(yè),返回,2.矩形脈沖波形參數(shù) 非理想的矩形脈沖波形是一種最常見的脈沖信號(hào)，如圖5-3所示。,下一頁(yè),5.1 數(shù)字電路概述,(4)下降時(shí)間tf:脈沖后沿從0.9Um下降到0.lUm所需要的時(shí)間。 (5)脈沖周期T:在周期性連續(xù)脈沖中，兩個(gè)相鄰脈沖間的時(shí)間間隔。 (6)占空比q:指脈沖寬度tw與脈沖周期T的比值。,上一頁(yè),返回,下一頁(yè),5.2

4、數(shù)制,5.2.1 十進(jìn)制數(shù) 1.每一位數(shù)是09十個(gè)數(shù)字符號(hào)中的一個(gè)，這些基本數(shù)字符號(hào)稱為數(shù)碼。 2.每一個(gè)數(shù)字符號(hào)在不同的數(shù)位代表的數(shù)值不同，即使同一數(shù)字符號(hào)在不同的數(shù)位代表的數(shù)值也不同。 3.十進(jìn)制計(jì)數(shù)規(guī)律是“逢十進(jìn)一”。,下一頁(yè),返回,5.2 數(shù)制,十進(jìn)制數(shù)的任意一個(gè)n位的正整數(shù)都可以用下式表示: 式中i為第i位的系數(shù)，它為09十個(gè)數(shù)字符號(hào)中的某一個(gè)數(shù)；10i為第i位的權(quán)；N10中下標(biāo)10表示N是十進(jìn)制數(shù)。,下一頁(yè),上一頁(yè),返回,5.2 數(shù)制,5.2.2 二進(jìn)制數(shù) 二進(jìn)制數(shù)采用兩個(gè)數(shù)字符號(hào)，所以計(jì)數(shù)的基數(shù)為2。各位數(shù)的權(quán)是2的冪，它的計(jì)數(shù)規(guī)律是“逢二進(jìn)一”。 N位二進(jìn)制整數(shù)N2的表達(dá)式為

5、式中，N2表示二進(jìn)制數(shù)；i為第i位的系數(shù)，只能取0和1的任一個(gè)；2i為第i位的權(quán)。,下一頁(yè),上一頁(yè),返回,5.2 數(shù)制,5.2.3 八進(jìn)制數(shù) 在八進(jìn)制數(shù)中，有07八個(gè)數(shù)字符號(hào)，計(jì)數(shù)基數(shù)為8，計(jì)數(shù)規(guī)律是“逢八進(jìn)一”，各位數(shù)的權(quán)是8的冪。n位八進(jìn)制整數(shù)表達(dá)式為,下一頁(yè),上一頁(yè),返回,5.2 數(shù)制,5.2.4 十六進(jìn)制數(shù) 在十六進(jìn)制數(shù)中，計(jì)數(shù)基數(shù)為16，有十六個(gè)數(shù)字符號(hào):0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F。計(jì)數(shù)規(guī)律是“逢十六進(jìn)一”。各位數(shù)的權(quán)是16的冪，n位十六進(jìn)制數(shù)表達(dá)式為,下一頁(yè),上一頁(yè),返回,5.2 數(shù)制,5.2.5 不同進(jìn)制數(shù)之間的相互轉(zhuǎn)換 1.二進(jìn)制、八進(jìn)制、十

6、六進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù) 只要將二進(jìn)制、八進(jìn)制、十六進(jìn)制數(shù)按各位權(quán)展開，并把各位的加權(quán)系數(shù)相加，即得相應(yīng)的十進(jìn)制數(shù)。,下一頁(yè),上一頁(yè),返回,一個(gè)二進(jìn)制數(shù)N210101000，試求對(duì)應(yīng)的十進(jìn)制數(shù)。 解:N2101010002 127+125+12310 128+32+810 16810 即:10101000216810,5.2 數(shù)制,下一頁(yè),下一頁(yè),上一頁(yè),返回,求八進(jìn)制數(shù)N8217所對(duì)應(yīng)的十進(jìn)制數(shù)。 解:N82178 282+181+78010 128+64+710 19910 即:217819910,5.2 數(shù)制,下一頁(yè),上一頁(yè),返回,求十六進(jìn)制數(shù)N16A816所對(duì)應(yīng)的十進(jìn)制數(shù)。 解: N16

7、A816 10161+816010 160+810 16810 即 A81616810,5.2 數(shù)制,下一頁(yè),上一頁(yè),返回,5.2 數(shù)制,2.十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù) 將十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)可以采用除2取余法，步驟如下: 第一步:把給出的十進(jìn)制數(shù)除以2，余數(shù)為0或1就是二進(jìn)制數(shù)最低位0 第二步:把第一步得到的商再除以2，余數(shù)即為1 第三步及以后各步:繼續(xù)相除、記下余數(shù)，直到商為0，最后余數(shù)即為二進(jìn)制數(shù)最高位。,下一頁(yè),上一頁(yè),返回,5.2 數(shù)制,將十進(jìn)制數(shù)1010轉(zhuǎn)換成二進(jìn)制數(shù)。 解:,所以10103210 10102,下一頁(yè),上一頁(yè),返回,5.2 數(shù)制,3.二進(jìn)制與八進(jìn)制、十六進(jìn)制的相互轉(zhuǎn)換

8、 （1）二進(jìn)制與八進(jìn)制之間的相互轉(zhuǎn)換 因?yàn)槿欢M(jìn)制數(shù)正好表示07八個(gè)數(shù)字，所以一個(gè)二進(jìn)制數(shù)轉(zhuǎn)換成八進(jìn)制數(shù)時(shí)，只要從最低位開始，每三位分為一組，每組都對(duì)應(yīng)轉(zhuǎn)換為一位八進(jìn)制數(shù)。若最后不足三位時(shí)，可在前面加0，然后按原來(lái)的順序排列就得到八進(jìn)制數(shù)。 反之，如將八進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)，只要將每位八進(jìn)制數(shù)寫成對(duì)應(yīng)的三位二進(jìn)制數(shù)，按原來(lái)的順序排列起來(lái)即可。,下一頁(yè),上一頁(yè),返回,5.2 數(shù)制,試將二進(jìn)制數(shù)101010002轉(zhuǎn)換成八進(jìn)制數(shù)。 解: 010 101 000 2 5 0 即:1010100022508,下一頁(yè),上一頁(yè),返回,5.2 數(shù)制,試將八進(jìn)制數(shù)2508轉(zhuǎn)換為二進(jìn)制數(shù)。 解 ： 2 5 0,

9、010 101 000,即:2508101010002,下一頁(yè),上一頁(yè),返回,5.2 數(shù)制,（2）二進(jìn)制數(shù)與十六進(jìn)制數(shù)之間的相互轉(zhuǎn)換 因?yàn)樗奈欢M(jìn)制數(shù)正好可以表示OF十六個(gè)數(shù)字，所以轉(zhuǎn)換時(shí)可以從最低位開始，每四位二進(jìn)制數(shù)分為一組，每組對(duì)應(yīng)轉(zhuǎn)換為一位十六進(jìn)制數(shù)。最后不足四位時(shí)可在前面加0，然后按原來(lái)順序排列就可得到十六進(jìn)制數(shù)。 反之，十六進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)，可將十六進(jìn)制的每一位，用對(duì)應(yīng)的四位二進(jìn)制數(shù)來(lái)表示。,上一頁(yè),返回,下一頁(yè),5.2 數(shù)制,試將二進(jìn)制數(shù)101010002轉(zhuǎn)換成十六進(jìn)制數(shù)。 解: 1010 1000,A 8,即:101010002A816,上一頁(yè),返回,下一頁(yè),5.2 數(shù)制,

10、試將十六進(jìn)制數(shù)A816轉(zhuǎn)換成二進(jìn)制數(shù)。 解: A 8,1010 1000,即: A816 101010002,上一頁(yè),返回,下一頁(yè),5.3.1 基本邏輯關(guān)系,與邏輯舉例： 設(shè)1表示開關(guān)閉合或燈亮； 0表示開關(guān)不閉合或燈不亮;,5.3 基本邏輯門電路,1.與邏輯當(dāng)決定某一事件的各個(gè)條件全部具備時(shí)，這件事才會(huì)發(fā)生，否則這件事就不會(huì)發(fā)生，這樣的因果關(guān)系稱為“與”邏輯關(guān)系。,若用邏輯表達(dá)式 來(lái)描述，則可寫為,上一頁(yè),返回,下一頁(yè),若用邏輯表達(dá)式來(lái)描述，則可寫為： FA+B,上一頁(yè),返回,下一頁(yè),或邏輯舉例：,5.3 基本邏輯門電路,2或運(yùn)算當(dāng)決定一件事情的幾個(gè)條件中，只要有一個(gè)或一個(gè)以上條件具備，這件

11、事情就發(fā)生。我們把這種因果關(guān)系稱為或邏輯。,非邏輯舉例：,若用邏輯表達(dá)式來(lái)描述， 則可寫為：,3.非邏輯:決定事件只有一個(gè)條件，當(dāng)這個(gè)條件具備時(shí)事件就不會(huì)發(fā)生； 條件不存在時(shí)，事件就會(huì)發(fā)生。這樣的關(guān)系稱為“非”邏輯關(guān)系。,F,5.3 基本邏輯門電路,上一頁(yè),返回,下一頁(yè),4.其他常用邏輯運(yùn)算,(2)或非 由或運(yùn)算和非運(yùn)算組合而成。,(1)與非 由與運(yùn)算和非運(yùn)算組合而成。,F,F,5.3 基本邏輯門電路,上一頁(yè),返回,下一頁(yè),(3)異或,異或是一種二變量邏輯運(yùn)算，當(dāng)兩個(gè)變量取值相同時(shí)，邏輯函數(shù)值為0；當(dāng)兩個(gè)變量取值不同時(shí)，邏輯函數(shù)值為1。 異或的邏輯表達(dá)式為：,5.3 基本邏輯門電路,上一頁(yè),返

12、回,下一頁(yè),(4)同或:,同或是一種二變量邏輯運(yùn)算，當(dāng)兩個(gè)變量取值相同時(shí)，邏輯函數(shù)值為；當(dāng)兩個(gè)變量取值不同時(shí)，邏輯函數(shù)值為。 異或的邏輯表達(dá)式為：,B,5.3 基本邏輯門電路,上一頁(yè),返回,下一頁(yè),一、分立元件門電路 1.與門電路,5.3 基本邏輯門電路,5.3.2 門電路,上一頁(yè),返回,下一頁(yè),2.或門電路,5.3 基本邏輯門電路,上一頁(yè),返回,下一頁(yè),3.三極管非門電路,5.3 基本邏輯門電路,上一頁(yè),返回,下一頁(yè),4.與非門電路,5.3 基本邏輯門電路,上一頁(yè),返回,下一頁(yè),二、集成邏輯門電路 （一）TTL集成邏輯門電路 TTL集成邏輯門電路是三極管-三極管邏輯門電路的簡(jiǎn)稱，是一種雙極型

13、三極管集成電路。 1TTL集成門電路產(chǎn)品系列及型號(hào)的命名法,下一頁(yè),上一頁(yè),返回,5.3 基本邏輯門電路,5.3 基本邏輯門電路,上一頁(yè),返回,下一頁(yè),TTL器件型號(hào)組成的符號(hào)及意義,2常用TTL集成門芯片 74X系列為標(biāo)準(zhǔn)的TTL集成門系列。下表列出了幾種常用的74LS系列集成電路的型號(hào)及功能。,下一頁(yè),上一頁(yè),返回,5.3 基本邏輯門電路,下一頁(yè),上一頁(yè),返回,5.3 基本邏輯門電路,（1）74LS08與門集成芯片 常用的74LS08與門集成芯片，它的內(nèi)部有四個(gè)二輸入的與門電路，其外引腳圖和邏輯圖如下圖所示。,5.3 基本邏輯門電路,（2）74LS32或門集成芯片 常用的74LS32或門集

14、成芯片，它的內(nèi)部有四個(gè)二輸入的或門電路，其外引腳圖和邏輯圖如下圖所示。,下一頁(yè),上一頁(yè),返回,5.3 基本邏輯門電路,（3）74LS04非門集成芯片 常用的74LS04非門集成芯片，它的內(nèi)部有六個(gè)非門電路，其外引腳圖和邏輯圖如下圖所示。,下一頁(yè),上一頁(yè),返回,5.3 基本邏輯門電路,（4）74LS00與非門集成芯片 常用的74LS00與非門集成芯片，它的內(nèi)部有四個(gè)二輸入與非門電路，其外引腳圖和邏輯圖如下圖所示。,下一頁(yè),上一頁(yè),返回,5.3 基本邏輯門電路,（5）74LS02或非門集成芯片 常用的74LS02或非門集成芯片，它的內(nèi)部有四個(gè)二輸入或非門電路，其外引腳圖和邏輯圖如下圖所示。,下一頁(yè)

15、,上一頁(yè),返回,當(dāng)EN=1時(shí)，輸出為高阻狀態(tài)。 所以，這是一個(gè)低電平有效的三態(tài)門。,工作原理： 當(dāng)EN=0時(shí)，為正常的非門，輸出,3. TTL三態(tài)輸出與非門電路 TTL與非門電路的系列產(chǎn)品中除了上述的與非門外，其他類型還有集電極開路的與非門(簡(jiǎn)稱OC門)、三態(tài)輸出門等，可以實(shí)現(xiàn)各種邏輯功能和控制作用。,5.3 基本邏輯門電路,上一頁(yè),返回,下一頁(yè),動(dòng)畫,動(dòng)畫,（二）CMOS門電路 CMOS門電路是由PMOS管和NMOS管構(gòu)成的一種互補(bǔ)對(duì)稱場(chǎng)效應(yīng)管集成門電路。 （1）CMOS與非門 圖5-22,下一頁(yè),上一頁(yè),返回,（2）CMOS或非門 圖5-23,（3）CMOS三態(tài)門 圖5-24,5.3 基本

16、邏輯門電路,CMOS門電路的主要特點(diǎn)是: 功耗低 電源電壓范圍寬 抗干擾能力強(qiáng)。 制造工藝較簡(jiǎn)單。 集成度高，宜于實(shí)現(xiàn)大規(guī)模集成。,下一頁(yè),上一頁(yè),返回,5.3 基本邏輯門電路,1CMOS門電路系列及型號(hào)的命名法,下一頁(yè),上一頁(yè),返回,5.3 基本邏輯門電路,2.常用TTL、CMOS集成基本門電路見下表。,下一頁(yè),上一頁(yè),返回,5.3 基本邏輯門電路,對(duì)于或非門及或門，一種是直接接地；另一種是與有用的輸入端并聯(lián)使用。,對(duì)于與非門及與門，一種是直接接電源正端，或通過(guò)一個(gè)上拉電阻（13kW）接電源正端；另一種和已使用的輸入端并聯(lián)使用,5.3.3 TTL門電路和MOS門電路的使用 1. TTL門電路

17、的使用 （1）多余輸入端的處理,5.3 基本邏輯門電路,上一頁(yè),返回,下一頁(yè),（2）TTL電路使用注意事項(xiàng) 電路輸入端不能直接與高于+5.5V，低于-0.5V的低電阻電源連接，否則因?yàn)橛休^大電流流入器件而燒毀器件。 除三態(tài)門和OC門之外，輸出端不允許并聯(lián)使用，否則會(huì)燒毀器件。 防止從電源連線引入的干擾信號(hào)，一般在每塊插板上電源線接去藕電容，以防止動(dòng)態(tài)尖鋒電流產(chǎn)生的干擾。 系統(tǒng)連線不宜過(guò)長(zhǎng)，整個(gè)裝置應(yīng)有良好的接地系統(tǒng)，地線要粗、短。,下一頁(yè),上一頁(yè),返回,5.3 基本邏輯門電路,2. M0S門電路的使用 （1）多余輸入端的處理 MOS電路的多余輸入端絕對(duì)不允許處于懸空狀態(tài)，否則會(huì)因受干擾而破壞邏

18、輯狀態(tài)。 MOS與非門、或非門多余輸入端的處理方法與TTL與非門、或非門多余輸入端的處理方法相同,下一頁(yè),上一頁(yè),返回,5.3 基本邏輯門電路,（2）MOS電路使用注意事項(xiàng) 要防止靜電損壞。 操作人員應(yīng)盡量避免穿著易產(chǎn)生靜電荷的化纖物，以免產(chǎn)生靜電感應(yīng)。 焊接MOS電路時(shí)，一般電烙鐵容量應(yīng)不大于20W，烙鐵要有良好的接地線，焊接時(shí)利用斷電后余熱快速焊接，禁止通電情況下焊接。,上一頁(yè),返回,5.3 基本邏輯門電路,下一頁(yè),5.4 組合邏輯電路,5.4.1 邏輯代數(shù) 1.邏輯代數(shù)的基本定律,下一頁(yè),返回,上一頁(yè),證明反演律,證明吸收律,證：,5.4 組合邏輯電路,上一頁(yè),返回,下一頁(yè),2邏輯代數(shù)的

19、代入規(guī)則 在任何一個(gè)邏輯等式中，將等式兩邊相同的部分用一個(gè)新的變量代替，等式仍然成立。這個(gè)規(guī)則就稱為代入規(guī)則。,下一頁(yè),上一頁(yè),返回,例如，已知,，利用代入規(guī)則將等式中的B用新變量BC代替，則等式將變成,5.4 組合邏輯電路,5.4 組合邏輯電路,3邏輯函數(shù)的化簡(jiǎn) 一個(gè)邏輯函數(shù)可以有許多種不同的表達(dá)式 例: FABC 與或表達(dá)式 (AC)( B) 或與表達(dá)式 與非與非表達(dá)式 對(duì)于邏輯代數(shù)中的基本運(yùn)算，都可用相應(yīng)的門電路實(shí)現(xiàn)，因此一個(gè)邏輯函數(shù)式，一定可以用若干門電路的組合來(lái)實(shí)現(xiàn)。邏輯電路，按其列出的邏輯函數(shù)表達(dá)式越簡(jiǎn)單，也越有利于簡(jiǎn)化對(duì)電路邏輯功能的分析，所以必須對(duì)邏輯函數(shù)進(jìn)行化簡(jiǎn)。,上一頁(yè),返

20、回,下一頁(yè),5.4 組合邏輯電路,例5.10 化簡(jiǎn) 解 : =A,上一頁(yè),返回,下一頁(yè),5.4 組合邏輯電路,例5.11 化簡(jiǎn),解：,=,=,=,=,上一頁(yè),返回,下一頁(yè),5.4 組合邏輯電路,例5.12 化簡(jiǎn),=,=,=,=,解：,上一頁(yè),返回,下一頁(yè),5.4 組合邏輯電路,例5.13 將 變?yōu)榕c非與非式。,解：,=,=,上一頁(yè),返回,下一頁(yè),5.4 組合邏輯電路,4邏輯圖、邏輯表達(dá)式及邏輯狀態(tài)表的相互轉(zhuǎn)換 (1)將邏輯圖變換成邏輯函數(shù)表達(dá)式 (2)根據(jù)邏輯函數(shù)表達(dá)式填寫邏輯狀態(tài)表 (3)將邏輯狀態(tài)表變換成邏輯函數(shù)表達(dá)式 (4)將邏輯函數(shù)式轉(zhuǎn)換為邏輯圖,下一頁(yè),上一頁(yè),返回,5.4 組合邏輯

21、電路,例5.14 寫出圖5-30所示邏輯電路的邏輯函數(shù)表達(dá)式。,圖5-30 例5.14 邏輯電路,解：,上一頁(yè),返回,下一頁(yè),5.4 組合邏輯電路,例5.15 寫出圖5-31 所示的邏輯電路的邏輯函數(shù)表達(dá)式。,解：,圖5-31 例5.15 邏輯電路,利用反演律可將上式化為,上一頁(yè),返回,下一頁(yè),5.4 組合邏輯電路,例5.16 列出 的邏輯狀態(tài)表。,0,1,1,0,上一頁(yè),返回,下一頁(yè),5.4 組合邏輯電路,例5.17 某邏輯關(guān)系的邏輯狀態(tài)表如表5-7所示，用邏輯函數(shù)式表達(dá)該邏輯關(guān)系。,表5-7,步驟:,首先寫出狀態(tài)表中對(duì)應(yīng)于Fl 的輸入變量組合。對(duì)于每一種變量 組合用邏輯乘法將輸入變量連接起

22、來(lái),邏輯加法將各個(gè)Fl的輸入變量 組合連接起來(lái),按照上述步驟寫出表5-7所 對(duì)應(yīng)的邏輯函數(shù)式為:,上一頁(yè),返回,下一頁(yè),5.4 組合邏輯電路,例5.18將邏輯表達(dá)式 轉(zhuǎn)換為邏輯圖。,解：邏輯乘法用與門實(shí)現(xiàn)，邏輯加法用或門實(shí)現(xiàn)，非運(yùn)算用非門實(shí)現(xiàn)， 與非與非式用與非門實(shí)現(xiàn)，即可得到邏輯函數(shù)表達(dá)式相對(duì)應(yīng)的邏輯圖。,上一頁(yè),返回,下一頁(yè),5.4 組合邏輯電路,5.4.2 組合邏輯電路的分析 一般分析步驟如下: 1.寫出已知邏輯電路的函數(shù)表達(dá)式。方法是直接從輸入到輸出逐級(jí)寫出邏輯函數(shù)表達(dá)式。 2.化簡(jiǎn)邏輯函數(shù)，得到最簡(jiǎn)邏輯表達(dá)式。 3.列出真值表。 4.根據(jù)真值表或最簡(jiǎn)邏輯表達(dá)式確定電路功能。組合電路分

23、析的一般步驟，可用圖5-43所示框圖表示。,下一頁(yè),上一頁(yè),返回,5.4 組合邏輯電路,下一頁(yè),上一頁(yè),返回,圖5-43,例1 試分析圖5-44 電路的邏輯功能,1）從輸入到輸出逐級(jí)寫出輸出端 的函數(shù)表達(dá)式,解：,（2）對(duì)表達(dá)式進(jìn)行化簡(jiǎn),=,=,=,（3）列出函數(shù)真值表，見表所示。,由式和表可知，圖5-44 是一個(gè)同或門,圖5-44,5.4 組合邏輯電路,上一頁(yè),返回,下一頁(yè),例2 試分析圖5-45 電路的邏輯功能。,圖 5-45,（1）逐級(jí)寫出輸出端的邏輯表達(dá)式,（2）上 式已是最簡(jiǎn)，故可不用化簡(jiǎn)。,（3）列真值表,(4)確定電路功能,由表可知，當(dāng)A、B、C的取值組合中， 只有奇數(shù)個(gè)1時(shí)，輸

24、出為1，否則為0， 所以圖5-45電路為3位奇偶檢驗(yàn)器。,5.4 組合邏輯電路,上一頁(yè),返回,下一頁(yè),5.4 組合邏輯電路,5.4.3 組合邏輯電路的設(shè)計(jì) 1.將給出的實(shí)際邏輯問(wèn)題進(jìn)行邏輯抽象。 2.根據(jù)給定的因果關(guān)系列出真值表。 3.根據(jù)真值表寫出相應(yīng)的邏輯表達(dá)式，然后進(jìn)行化簡(jiǎn)，并轉(zhuǎn)換成命題所要求的邏輯函數(shù)表達(dá)式。 4.根據(jù)化簡(jiǎn)或變換后的邏輯函數(shù)表達(dá)式，畫出邏輯電路圖。,上一頁(yè),返回,下一頁(yè),上一頁(yè),返回,下一頁(yè),例1 試用與非門設(shè)計(jì)一個(gè)在三個(gè)地方均可對(duì)同一盞燈進(jìn)行控制的組合邏輯電路。并要求當(dāng)燈泡亮?xí)r，改變?nèi)魏我粋€(gè)輸入可把燈熄滅；相反，若燈不亮?xí)r，改變?nèi)魏我粋€(gè)輸入也可使燈亮。,（1）因要求三

25、個(gè)地方控制一盞燈，所以設(shè)A、B、C分別為三個(gè)開關(guān)，作為輸入變量，并設(shè)開關(guān)向上為1，開關(guān)向下為O；Y為輸出變量，燈亮為1，燈滅為0。,（3）寫表達(dá)式、并化簡(jiǎn),（2）根據(jù)邏輯要求，列真值表,上式已不能化簡(jiǎn)，即為最簡(jiǎn)與或表達(dá)式。,上一頁(yè),返回,下一頁(yè),5.4 組合邏輯電路,（4）畫邏輯電路圖,因題目要求用與非門電路實(shí)現(xiàn)，所以先要將表達(dá)式變換為與非-與非表達(dá)式，然后根據(jù)與非-與非表達(dá)式再畫邏輯圖。見圖5-47所示。,=,圖5-47,上一頁(yè),返回,下一頁(yè),5.4 組合邏輯電路,5.5 編碼器,所謂編碼就是用文字、符號(hào)或數(shù)碼表示某一對(duì)象或信號(hào)的過(guò)程。 編碼器是能夠?qū)崿F(xiàn)編碼的邏輯電路。,編碼器是一個(gè)多輸入、

26、多輸出的電路。,通常輸入端多于輸出端。,n位二進(jìn)制代碼有2n個(gè)狀態(tài)，可以表示2n個(gè)信息。,常用的編碼器有二進(jìn)制編碼器、二-十進(jìn)制編碼器、優(yōu)先編碼器等,上一頁(yè),返回,下一頁(yè),5.5 編碼器,5.5.1 二進(jìn)制編碼器 二進(jìn)制編碼器是由n位二進(jìn)制數(shù)表示2n個(gè)信號(hào)的編碼電路。 8線3線編碼器：8個(gè)信號(hào)用一組三位二進(jìn)制數(shù)來(lái)表示 1分析要求，確定輸出二進(jìn)制位數(shù),下一頁(yè),上一頁(yè),返回,5.5 編碼器,2列真值表,3寫表達(dá)式,Y2I4I5I6I7,Y1I2I3I6I7,Y0I1I3I5I7,用與非-與非表達(dá)式表示為,4畫邏輯圖,上一頁(yè),返回,下一頁(yè),上一頁(yè),返回,下一頁(yè),5.5 編碼器,5.5 編碼器,5.5

27、.2 二十進(jìn)制數(shù)編碼器 將十進(jìn)制數(shù)09編成二進(jìn)制代碼的電路，稱為二十進(jìn)制編碼器。 例：8421BCD編碼器 1分析要求 要對(duì)10個(gè)信號(hào)進(jìn)行編碼，至少需要4位二進(jìn)制代碼。因?yàn)?410，所以二十進(jìn)制編器有十個(gè)輸入和4個(gè)輸出。,上一頁(yè),返回,下一頁(yè),5.5 編碼器,2列真值表,上一頁(yè),返回,下一頁(yè),上一頁(yè),返回,下一頁(yè),5.5 編碼器,5.6 譯碼器,譯碼是編碼的反過(guò)程，是將給定的二進(jìn)制代碼翻譯成編碼時(shí)賦予的原意 。完成這種功能的電路稱為譯碼器。 5.6.1 二進(jìn)制譯碼器 例：2線4線譯碼器,（2）表達(dá)式,（1）真值表,上一頁(yè),返回,下一頁(yè),5.6 譯碼器,（3）畫邏輯圖,上一頁(yè),返回,下一頁(yè),集成

28、譯碼器:進(jìn)制譯碼器741383線8線譯碼器,上一頁(yè),返回,下一頁(yè),5.6 譯碼器,5.6 譯碼器,741383線8線譯碼器符號(hào),上一頁(yè),返回,下一頁(yè),5.6 譯碼器,741383線8線譯碼器應(yīng)用,兩片74LS138組成的4線-16線譯碼器,上一頁(yè),返回,下一頁(yè),5.6 譯碼器,741383線8線譯碼器應(yīng)用,YABAC函數(shù)發(fā)生器,上一頁(yè),返回,下一頁(yè),5.6 譯碼器,5.6.2 顯示譯碼器 1數(shù)字顯示器件 數(shù)字顯示器件按發(fā)光物質(zhì)的不同可分為四類:氣體放電顯示器、熒光數(shù)字顯示器、半導(dǎo)體顯示器，液體數(shù)字顯示器,下一頁(yè),上一頁(yè),返回,2七段數(shù)字顯示器原理,動(dòng)畫,按內(nèi)部連接方式不同，七段數(shù)字顯示器分為共

29、陰極和共陽(yáng)極兩種。,3BCD七段顯示譯碼器 BCD七段顯示譯碼器能把 “8421”二一十進(jìn)制代碼譯成對(duì)應(yīng)于數(shù)碼管的七個(gè)字段信號(hào)，驅(qū)動(dòng)數(shù)碼管，顯示出相應(yīng)的十進(jìn)制數(shù)碼。,5.6 譯碼器,上一頁(yè),返回,下一頁(yè),上一頁(yè),返回,下一頁(yè),CT74LS247譯碼器的外形及其引腳排列如下圖所示。,5.6 譯碼器,上一頁(yè),返回,下一頁(yè),CT74LS247譯碼器功能表,5.6 譯碼器,上一頁(yè),返回,下一頁(yè),571 智力競(jìng)賽搶答電路構(gòu)成器 下圖所示是一種4路智力競(jìng)賽搶答器的邏輯電路圖，按鈕AN1AN4可以接受4個(gè)人的操作。當(dāng)某一個(gè)按鈕被按下時(shí)，其對(duì)應(yīng)的LED燈亮，同時(shí)繼電器J吸合，同時(shí)繼電器開關(guān)閉合，電鈴電路被接通

30、使之發(fā)出鈴聲，此時(shí)其他鍵均失效。,57 實(shí)例綜合分析,572 工作原理分析 在按鍵AN1AN4均處于釋放狀態(tài)時(shí)，各個(gè)與非門中與按鍵相連接的那個(gè)輸入端經(jīng)lk電阻接地，則該輸入端可視為0電平，因此各個(gè)與非門的輸出端A、B、C、D均為1，此時(shí)各個(gè)與非門中凡標(biāo)有A、B、C、D的輸入端也均為1，與非門GE輸出0，繼電器不動(dòng)作。 設(shè)按鍵ANl先被按下，與非門GA輸入高電平1，因GA其余3個(gè)輸入端原來(lái)已為1，所以這時(shí)輸出為A=O，發(fā)光二極管LEDl被點(diǎn)亮，提示處于1號(hào)臺(tái)搶答狀態(tài)。同時(shí)因與非門GE有一輸入端為低電平，故其輸出為高電平，該高電平使三極管T飽和，繼電器吸合，電鈴響。GA輸出A=O的狀態(tài)同時(shí)加到了GB、GC、GD門的輸入端，因此這3個(gè)門處于關(guān)閉狀態(tài)，它們的輸出總為高電平，此時(shí)按鍵AN2、AN3、AN4不起作用，這就達(dá)到了搶答的目的。,57 實(shí)例綜合分析,下一頁(yè),上一頁(yè),返回,圖5-3 矩形脈沖波形參數(shù),返回,圖5-22 CMOS與非門電路,返回,圖5-23 CMOS或非門電路,返回,圖5-24 CMOS三態(tài)門電路,返回,動(dòng)畫 TTL門,返回,動(dòng)畫 OC門,返回,動(dòng)畫 顯示器件,返回,