《《數(shù)字電路設(shè)計(jì)》PPT課件》由會(huì)員分享，可在線閱讀，更多相關(guān)《《數(shù)字電路設(shè)計(jì)》PPT課件（55頁珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、 劉 怡7158 FPGA的 特 點(diǎn)SOC與 硬 件 編 程 概 念數(shù) 字 電 路 系 統(tǒng) 設(shè) 計(jì)設(shè) 計(jì) 案 例 分 析 （ 以 ALTERA的 FPGA為 例 ）目 錄 并 行 處 理記 住 下 面 的 數(shù) ：651841651214863287241822987512665123 并 行設(shè) 計(jì) 串 行設(shè) 計(jì)VS速 度 快 速 度 慢資 源 消 耗 多 資 源 消 耗 少設(shè) 計(jì) 難 度 大 設(shè) 計(jì) 難 度 小開 發(fā) 周 期 長(zhǎng) 開 發(fā) 周 期 短 CPUDSPGPUFPGA處 理 器 CPU（ Central Processing Unit）馮 諾 依 曼 結(jié) 構(gòu) 或 哈 佛 結(jié) 構(gòu)多 線

2、程 ， 操 作 系 統(tǒng) 調(diào) 度 的 順 序 處理 流 水 線 設(shè) 計(jì) （ 時(shí) 間 并 行 設(shè) 計(jì) ）多 核 （ 空 間 并 行 設(shè) 計(jì) ）處 理 器 DSP（ Digital Signal Processor）哈 佛 結(jié) 構(gòu) /改 進(jìn) 型 的 哈 佛 結(jié) 構(gòu)程 序 /數(shù) 據(jù) 分 別 獨(dú) 立 存 儲(chǔ) /訪 問專 門 的 流 水 線 （ 時(shí) 間 并 行 設(shè) 計(jì) ）多 核 （ 空 間 并 行 設(shè) 計(jì) ）處 理 器 GPU（ Graphic Processing Unit）最 初 用 于 3D圖 像 渲 染CUDA技 術(shù) 使 GPU架 構(gòu) 有 了 顯 著 改 進(jìn)由 GPU到 General Purpo

3、se GPU獨(dú) 立 ALU（ Arithmetic Logic Unit 算 術(shù)邏 輯 單 元 ） 非 常 適 合 并 行 計(jì) 算G80（ Geforce8） 有 128個(gè) 單 獨(dú) ALU處 理 器 Field Programmable Gate Array（ 現(xiàn) 場(chǎng) 可 編 程 邏 輯 門 陣 列 ）FPGAs系 列 邏 輯 單 元 ALM (高 性 能 自 適 應(yīng) 邏 輯 模 塊 )Stratix V 1,052,000 397,000Stratix IV 813,050 325,220Stratix III 338,000 135,200FPGA資 源 單 元 獨(dú) 立 ! 大 規(guī) 模 集

4、 成 電 路 ， 電 路 系 統(tǒng) 已 固 定 ，只 能 進(jìn) 行 程 序 開 發(fā)大 規(guī) 模 可 編 程 邏 輯 器 件 ， 提 供 資 源 ，電 路 系 統(tǒng) 需 要 設(shè) 計(jì) 開 發(fā)FPGACPU、 DSP、 GPU特 點(diǎn) 并 行設(shè) 計(jì) 串 行設(shè) 計(jì)VS速 度 快 速 度 慢資 源 消 耗 多 資 源 消 耗 少設(shè) 計(jì) 難 度 大 設(shè) 計(jì) 難 度 小開 發(fā) 周 期 長(zhǎng) 開 發(fā) 周 期 短 http:/zet.aluzina.org/index.php/Zet_processor Cyclone III 3C16！高 自 由 度 設(shè) 計(jì) 片 上 系 統(tǒng) SOC SOC： System On Chip

5、。 SOC是 當(dāng) 前 嵌 入 式 系 統(tǒng) 的 極 致 SOC最 大 的 特 點(diǎn) ：實(shí) 現(xiàn) 了 軟 硬 件 無 縫 結(jié) 合 ， 直 接 在 處 理器 片 內(nèi) 嵌 入 操 作 系 統(tǒng) 的 代 碼 模 塊 。 ? 體 積 和 功 耗 小 ， 可 靠 性 高 。 SOC往 往 是 專 用 的 ， 所 以 大 部 分 都不 為 用 戶 所 知 。 Altera公 司 專 門 有 一 個(gè) 工 具 軟 件 -SOPC Builder， 用 于 在 其 FPGA產(chǎn) 品 上 實(shí) 現(xiàn) SOC。 其 處 理 器 名 為 ： NIOS/NIOS II Altera提 供 NIOS處 理 器 的 軟 核 版 本SOC

6、& SOPC系 統(tǒng) 的 定 義 為 實(shí) 現(xiàn) 規(guī) 定 功 能 以 達(dá) 到 某 一 目 標(biāo)而 構(gòu) 成 的 相 互 關(guān) 聯(lián) 的 一 個(gè) 集 合 體 或 裝 置 (部 件 ) QuartuS II 界 面 SOPC BuIlder 界 面 FPGa的 SOC設(shè) 計(jì) 用 寫 程 序 代 替 接 線 進(jìn) 行 硬 件 設(shè) 計(jì) 硬 件 編 程 本 質(zhì) 是 在 寫 電 路 FPGA是 可 編 程 數(shù) 字 器 件 FPGA工 程 師 是 在 進(jìn) 行 數(shù) 字 電 路系 統(tǒng) 設(shè) 計(jì) 硬 件 編 程 是 什 么 ？ 可 編 程 模 擬 器 件（ Programmable Analog Device）是 近 年 來 嶄

7、露 頭 角 的 一 類 新 型 集 成 電 路 。 它 既屬 于 模 擬 集 成 電 路 ， 又 同 可 編 程 邏 輯 器 件 一 樣 ，可 由 用 戶 通 過 現(xiàn) 場(chǎng) 編 程 和 配 置 來 改 變 其 內(nèi) 部 連接 和 元 件 參 數(shù) 從 而 獲 得 所 需 要 的 電 路 功 能 。 通 用 型 可 編 程 模 擬 器 件 主 要 包 括 現(xiàn) 場(chǎng) 可 編 程 模擬 陣 列 （ FPAA） 和 在 系 統(tǒng) 可 編 程 模 擬 電 路（ ispPAC） 兩 大 類 。多 了 解 一 點(diǎn) FPGa硬 件 設(shè) 計(jì) 流 程 數(shù) 字 邏 輯 電 路系 統(tǒng) 設(shè) 計(jì) 設(shè) 計(jì) 流 程 系 統(tǒng) 功 能 設(shè)

8、 計(jì) 兩 個(gè) 工 作 點(diǎn)1.系 統(tǒng) 需 求 分 析2.功 能 模 塊 分 解 控 制 模 塊 設(shè) 計(jì) 要 完 成 的 工 作 ： 并 行 控 制1、 完 成 各 種 信 號(hào) 的 控 制 ， 即 對(duì) 數(shù) 據(jù) 流 進(jìn) 行 控 制(開 關(guān) 信 號(hào) 可 視 為 1bit數(shù) 據(jù) 流 )。 2、 完 成 各 種 外 設(shè) 接 口 控 制 ， 即 按 滿 足 外 設(shè) 協(xié) 議的 時(shí) 序 進(jìn) 行 數(shù) 據(jù) 流 的 控 制 。 *實(shí) 時(shí) 性 要 求 不 高 的 控 制 可 用 實(shí) 時(shí) 性 不 強(qiáng) 的 主 處理 器 完 成 ， 如 單 片 機(jī) 等 。 對(duì) 實(shí) 時(shí) 性 要 求 特 別 高 的控 制 用 FPGA完 成 ，

9、 如 算 法 設(shè) 計(jì) 中 數(shù) 據(jù) 讀 寫 ?？?制 模 塊 小 結(jié) 控 制 模 塊 小 結(jié)要 掌 握 的 知 識(shí) ：1、 系 統(tǒng) 概 念 ： 系 統(tǒng) 是 如 何 運(yùn) 作 的 ？ 要 完 成 如 種 功 能 ？要 控 制 什 么 數(shù) 據(jù) 流 ？2、 外 設(shè) 協(xié) 議 ： 各 種 外 設(shè) 的 DataSheet， 外 設(shè) 特 性 如何 ？ 接 口 時(shí) 序 怎 樣 ？3、 明 白 如 何 控 制 數(shù) 據(jù) 流 。 算 法 模 塊 設(shè) 計(jì)完 成 數(shù) 據(jù) 流 的 變 形 ， 即 數(shù) 據(jù) 流通 過 算 子 邏 輯 流 出 得 到 希 望 得到 的 結(jié) 果 算 法 模 塊 設(shè) 計(jì)要 掌 握 的 知 識(shí) ：要 實(shí)

10、 現(xiàn) 的 算 法 功 能 ：算 法 由 哪 些 計(jì) 算 步 驟 組 成 ？算 法 的 特 性 ：哪 些 是 同 時(shí) 計(jì) 算 （ 并 行 ） 哪 些 是 順 序 計(jì) 算（ 串 行 ） ？ 定 點(diǎn) 或 浮 點(diǎn) 的 差 別 ？將 算 法 進(jìn) 行 分 割 ：將 并 行 計(jì) 算 與 順 序 計(jì) 算 進(jìn) 行 分 割 ， 利 用FPGa并 行 特 性 進(jìn) 行 邏 輯 設(shè) 計(jì) ， 包 括 邏 輯 設(shè) 計(jì) 、代 碼 設(shè) 計(jì) （ 開 發(fā) 環(huán) 境 或 任 意 編 輯 器 ） 、 功 能 仿真 （ mOdelSIm） 及 算 法 驗(yàn) 證 （ matlaB） 算 法 算 算 法 模 塊 框 架 圖 范 例 算 法 模

11、塊 時(shí) 序 設(shè) 計(jì)VS與 HS為 數(shù) 字 14位 輸 入 時(shí) 序 。 場(chǎng) 20mS， 行 320Px256lIne， 共 占 用 時(shí) 間 不 足10mS；HS_tImInG為 自 己 生 成 用 于 做 算 法 的 時(shí) 序 。 共 555行 ， 每 行 正 程 320P， 消 隱 160P。2 256行 ：用 VS、 HS將 數(shù) 字 14位 圖 像 緩 存 至 ram中 ；用 HS_tImInG從 ram中 讀 出 ， 進(jìn) 行 各 級(jí) 通 道 的 高 斯 下 采 樣 ；將 各 級(jí) 通 道 的 下 采 樣 結(jié) 果 緩 存 至 各 級(jí) 通 道 BuFF；260 516行 ： 用 HS_tImInG

12、根 據(jù) 各 級(jí) 通 道 BuFF進(jìn) 行 雙 線 性 放 大 ；用 HS_tImInG將 各 級(jí) 通 道 放 大 后 數(shù) 據(jù) 加 權(quán) 求 和 得 到 背 景 ；用 HS_tImInG將 ram中 的 原 圖 與 背 景 相 減 ， 得 到 前 景 ；用 HS_tImInG對(duì) 前 景 進(jìn) 行 銳 化 處 理 ；用 HS_tImInG將 銳 化 后 圖 像 與 原 圖 相 加 得 到 增 強(qiáng) 圖 像 ；用 HS_tImInG將 增 強(qiáng) 圖 像 進(jìn) 行 高 斯 濾 波 ， 輸 至 lInkPOrt 聯(lián) 合 仿 真 工 具 算 法 模 塊 仿 真 驗(yàn) 證仿 真 驗(yàn) 證 方 法 ：先 將 FPGa的 .V

13、程 序 改 為 m程 序 (程 序 2)， 比 較 經(jīng) 典 算 法 的 m程 序 (程 序 1)與 之 的 差 別 。這 兩 種 程 序 都 為 逐 行 顯 示 算 法 。 一 致 說 明 在 逐 行 顯 示 情 況 下 程 序 2與 程 序 1等 價(jià) 。 在 程 序 2上 增 加 修 正 參 數(shù) ， 使 之 成 為 隔 行 顯 示 程 序 (程 序 4)， 比 較 程 序 4與 程 序 1的 差別 ， 找 出 修 正 參 數(shù) 引 起 的 鋸 齒 情 況 與 圖 像 形 變 情 況 。在 mOdelSIm中 仿 真 FPGa代 碼 (程 序 5)， 比 較 與 程 序 4的 仿 真 結(jié) 果 之

14、 差 。 這 兩 種 都 為隔 行 顯 示 算 法 。 一 致 說 明 在 隔 行 顯 示 情 況 下 FPGa代 碼 與 程 序 4等 價(jià) 。得 出 結(jié) 論 ， FPGa算 法 移 植 是 否 等 價(jià) 于 隔 行 消 旋 算 法 。 算 法 模 塊 仿 真 驗(yàn) 證程 序 1的 旋 轉(zhuǎn) 45度 仿 真 結(jié) 果 程 序 4旋 轉(zhuǎn) 45度 的 仿 真 結(jié) 果 算 法 模 塊 仿 真 驗(yàn) 證程 序 5的 旋 轉(zhuǎn) 45度 逐 行 仿 真 結(jié) 果 程 序 5的 旋 轉(zhuǎn) 45度 隔 行 仿 真 結(jié) 果 結(jié) 論 ： 十 字 線 圖片 進(jìn) 行 比 較 ，mOdelSIm仿 真結(jié) 果 與 matlaB仿 真 結(jié)

15、 果 一 致 ，F(xiàn)PGa算 法 設(shè) 計(jì) 驗(yàn)證 結(jié) 果 :正 確 。 算 法 模 塊 仿 真 驗(yàn) 證結(jié) 論 ： 十 字 線 圖 片 進(jìn)行 比 較 ， mOdelSIm仿 真 結(jié) 果 與 matlaB仿 真 結(jié) 果 一 致 ，F(xiàn)PGa算 法 設(shè) 計(jì) 驗(yàn) 證結(jié) 果 :正 確 。程 序 1 matlaB處 理 結(jié) 果 程 序 5 mOdelSIm處 理 結(jié) 果 算 法 模 塊 仿 真 驗(yàn) 證程 序 1運(yùn) 行 結(jié) 果 像 素 灰 度 分 析 ， 左 上 角 點(diǎn) 為 坐 標(biāo) G(360,144)的 灰 度 程 序 5運(yùn) 行 結(jié) 果 像 素 灰 度 分 析 ， 左 上 角 點(diǎn) 為 坐 標(biāo) G(360,144

16、)的 灰 度 算 法 模 塊 仿 真 驗(yàn) 證程 序 1與 程 序 5的 灰 度 差 值 誤 差 直 方 圖結(jié) 論 ：不 考 慮 邊 界 處 理 的 情 況 下 ， FPGa定 點(diǎn) 算 法 設(shè) 計(jì) 實(shí)現(xiàn) 結(jié) 果 與 浮 點(diǎn) 計(jì) 算 值 相 比 較 不 到 2%的 值 灰 度 值 誤 差在 2個(gè) 灰 度 級(jí) 以 外 (2/256=0.78%) 協(xié) 同 設(shè) 計(jì)1.lOGIClOCk 協(xié) 同 設(shè) 計(jì)1.lOGIClOCk 協(xié) 同 設(shè) 計(jì)1.lOGIClOCk 協(xié) 同 設(shè) 計(jì)2.deSIGnPatItIOn 協(xié) 同 設(shè) 計(jì)2.deSIGnPartItIOn 協(xié) 同 設(shè) 計(jì)2.deSIGnPatItIOn

17、netlISt tyPe有 四 個(gè) 可 選 值 SOurCe FIle， POSt-SyntHeSIS， POSt-FIt， emPtySOurCe FIle： 如 果 源 代 碼 未 修 改 ， 則 僅 不 重 新analySIS， 還 需 進(jìn) 行 SyntHeSIS和 FItter；POSt-SyntHeSIS： 如 果 源 代 碼 未 修 改 ， 不 需 重 新analySIS、 SyntHeSIS， 結(jié) 果 只 進(jìn) 行 FItter；POSt-FIt： 如 果 源 代 碼 未 修 改 ， 保 留 前 次 analySIS、SyntHeSIS、 FItter結(jié) 果 ；emPty： 標(biāo) 志

18、 為 空 分 區(qū) ， 編 譯 時(shí) 將 忽 略 此 分 區(qū) 。 時(shí) 序 分 析 目 的為 了 增 加 可 編 程 邏 輯 器 件 電 路 工 作 的 穩(wěn) 定 性 ，一 定 要 加 強(qiáng) 可 編 程 邏 輯 器 件 設(shè) 計(jì) 的 規(guī) 范 要 求 ， 要盡 量 采 用 同 步 電 路 設(shè) 計(jì) 。 對(duì) 于 設(shè) 計(jì) 中 的 異 步 電 路 ，要 給 出 不 能 轉(zhuǎn) 換 為 同 步 設(shè) 計(jì) 的 原 因 ， 并 對(duì) 該 部 分異 步 電 路 的 工 作 可 靠 性 (如 時(shí) 鐘 等 信 號(hào) 上 是 否 有 毛刺 ， 建 立 -保 持 時(shí) 間 是 否 滿 足 要 求 等 ） 作 出 分 析 判斷 ， 提 供 分

19、析 報(bào) 告 。電 路 設(shè) 計(jì) 的 難 點(diǎn) 在 時(shí) 序 設(shè) 計(jì) ， 而 時(shí) 序 設(shè) 計(jì) 的 實(shí) 質(zhì)就 是 滿 足 每 一 個(gè) 觸 發(fā) 器 的 建 立 /保 持 時(shí) 間 的 要 求 。 時(shí) 序 分 析 基 礎(chǔ) 時(shí) 序 分 析 基 礎(chǔ)對(duì) reG2而 言 :觸 發(fā) 器 的 建 立 時(shí) 間 要 求 為 ： t_SetuP， 保 持 時(shí) 間 要 求 為 ： t_HOld，路 徑 延 時(shí) 為 ： t1， 路 徑 延 時(shí) 為 ： t2， 路 徑 延 時(shí) 為 ： t3， 時(shí)鐘 周 期 為 ： t_CyCle， tS （ t_CyCle t） t1， tH t1 t，令 t t3 t2， 則條 件 1.如 果 t

20、_SetuP tS ， 即 t_SetuP （ t_CyCle t） t1， 這說 明 信 號(hào) 比 時(shí) 鐘 有 效 沿 超 過 t_SetuP 時(shí) 間 到 達(dá) reG2的 d端 ， 滿 足 建立 時(shí) 間 要 求 。 反 之 則 不 滿 足 ；條 件 2.如 果 t_HOld tH ， 即 t_HOld 0 時(shí) ， t_HOld受 影 響 ； 當(dāng) t 0 時(shí) ， t_SetuP 受 影 響 。 同 步 設(shè) 計(jì) 優(yōu) 點(diǎn)1.同 步 電 路 比 較 容 易 使 用 寄 存 器 的 異 步 復(fù) 位 /置 位 端 ， 以 使 整 個(gè) 電路 有 一 個(gè) 確 定 的 初 始 狀 態(tài) ；2.在 可 編 程 邏

21、輯 器 件 中 ， 使 用 同 步 電 路 可 以 避 免 器 件 受 溫 度 ， 電壓 ， 工 藝 的 影 響 ， 易 于 消 除 電 路 的 毛 刺 ， 使 設(shè) 計(jì) 更 可 靠 ， 單 板 更穩(wěn) 定 ；3.同 步 電 路 可 以 很 容 易 地 組 織 流 水 線 ， 提 高 芯 片 的 運(yùn) 行 速 度 ， 設(shè)計(jì) 容 易 實(shí) 現(xiàn) ；4.同 步 電 路 可 以 很 好 地 利 用 先 進(jìn) 的 設(shè) 計(jì) 工 具 ， 如 靜 態(tài) 時(shí) 序 分 析 工具 等 ， 為 設(shè) 計(jì) 者 提 供 最 大 便 利 條 件 ， 便 于 電 路 錯(cuò) 誤 分 析 ， 加 快 設(shè)計(jì) 進(jìn) 度 。 同 步 設(shè) 計(jì) 原 則1.

22、盡 可 能 在 整 個(gè) 設(shè) 計(jì) 中 只 使 用 一 個(gè) 主 時(shí) 鐘 ， 同 時(shí) 只 使 用 同 一 個(gè) 時(shí)鐘 沿 ， 主 時(shí) 鐘 走 全 局 時(shí) 鐘 網(wǎng) 絡(luò) 。2.在 FPGa設(shè) 計(jì) 中 ， 推 薦 所 有 輸 入 、 輸 出 信 號(hào) 均 應(yīng) 通 過 寄 存 器 寄 存 ，寄 存 器 接 口 當(dāng) 作 異 步 接 口 考 慮 。3.當(dāng) 全 部 電 路 不 能 用 同 步 電 路 思 想 設(shè) 計(jì) 時(shí) ， 即 需 要 多 個(gè) 時(shí) 鐘 來 實(shí)現(xiàn) ， 則 可 以 將 全 部 電 路 分 成 若 干 局 部 同 步 電 路 （ 盡 量 以 同 一 個(gè) 時(shí)鐘 為 一 個(gè) 模 塊 ） ， 局 部 同 步 電

23、路 之 間 接 口 當(dāng) 作 異 步 接 口 考 慮 。4.當(dāng) 必 須 采 用 多 個(gè) 時(shí) 鐘 設(shè) 計(jì) 時(shí) ， 每 個(gè) 時(shí) 鐘 信 號(hào) 的 時(shí) 鐘 偏 差 （ t）要 嚴(yán) 格 控 制 。5.電 路 的 實(shí) 際 最 高 工 作 頻 率 不 應(yīng) 大 于 理 論 最 高 工 作 頻 率 ， 留 有 設(shè)計(jì) 余 量 ， 保 證 芯 片 可 靠 工 作 。 時(shí) 序 約 束tImeQueSt時(shí) 序 分 析 工 具 時(shí) 序 約 束tImeQueSt時(shí) 序 分 析 工 具 時(shí) 序 約 束tImeQueSt時(shí) 序 分 析 工 具 時(shí) 序 約 束tImeQueSt時(shí) 序 分 析 工 具 實(shí) 物 調(diào) 試 分 析SIGnaltaP II lOGIC analyzer 希 望 能 和 大 家一 起 交 流 一 起 進(jìn) 步 ！謝 謝 !