《《數字邏輯電路》試題庫24頁》由會員分享，可在線閱讀，更多相關《《數字邏輯電路》試題庫24頁（4頁珍藏版）》請在裝配圖網上搜索。

1、一、 選擇題：（每題1.5分，共30分）1下列各式中哪個是四變量A、B、C、D的最小項？（ ）aABC bABC cABCD dACD2組合邏輯電路的分析是指（ ）。a已知邏輯要求，求解邏輯表達式并畫邏輯圖的過程 b已知邏輯要求，列真值表的過程 c已知邏輯圖，求解邏輯功能的過程3正邏輯是指（ ）。a高電平用“1”表示，低電平用“0”表示 b高電平用“0”表示，低電平用“1”表示 c高電平、低電平均用“1”或“0”表示4寄存器、計數器屬于（ ）。a組合邏輯電路 b時序邏輯電路 c數模轉換電路5全加器是指（ ）的二進制加法器。a兩個同位的二進制數相加 b兩個二進制數相加 c兩個同位的二進制數及來自

2、低位的進位三者相加64選1數據選擇器的輸出表達式YA1A0 D0A1A0D1A1A0 D2A1A0D3，若用該數據選擇器實現YA1，則D0D3的取值為（ ）。aD0 D11，D2D30 bD0 D30，D1D21 cD0 D1D2D317JK觸發(fā)器用做 觸發(fā)器時，輸入端J、K的正確接法是（ ）。aJK bJ=K0 cJK18按觸發(fā)信號觸發(fā)方式的不同來分，觸發(fā)器有（ ）。aSR、JK、D、T、T 五類 bTTL、CMOS兩類 c電平觸發(fā)、脈沖觸發(fā)、邊沿觸發(fā)三類9經過有限個CLK，可由任意一個無效狀態(tài)進入有效狀態(tài)的計數器是（ ）自啟動的計數器。a不能 b能 c不一定能10在二進制算術運算中1+1=

3、（ ）。a1 b0 c2113線8線譯碼器處于譯碼狀態(tài)時，當輸入A2A1A0=001時，輸出=（ ）。a11101111 b10111111 c1111110112時序電路輸出狀態(tài)的改變（ ）。a僅與該時刻輸入信號的狀態(tài)有關 b僅與時序電路的原狀態(tài)有關 c與a、b皆有關13已知F(ABCCD)，可以確定使F0的情況是（ ）。aA0，BC1 bB1，C1 cC1，D0 dBC1，D114一只四輸入端與非門，使其輸出為0的輸入變量取值組合有（ ）種。a15 b8 c7 d115T觸發(fā)器，在T=1時，加上時鐘脈沖，則觸發(fā)器（ ）。a保持原態(tài) b置0 c置1 d.翻轉16采用集電極開路的OC門主要解決

4、了（ ）。aTTL門不能相“與”的問題 bTTL門的輸出端不能“線與”的問題 cTTL門的輸出端不能相“或”的問題17D/A轉換器能夠將數字信號轉變成（ ）。a正弦信號 b數字信號 c模擬信號18電路如圖所示，這是由555定時器構成的：（ ）a 多諧振蕩器 b 單穩(wěn)態(tài)觸c施密特觸發(fā)器 19多諧振蕩器可產生( )a正弦波 b矩形脈沖 c三角波 20隨機存取存儲器具有()功能a讀/寫 b只讀 c只寫二、填空題：（每題2分，共10分）1已知Y=A(B+C)+CD，則Y= _ _。2完成數制間的轉換：(F A)16=( )2=（ ）8421BCD。3二進制加法計數器從0計數到十進制數25時，需要_個觸

5、發(fā)器構成，有_個無效狀態(tài)。4半導體存儲器的種類很多，從制作工藝上可以分為_和_兩大類。5_和_是衡量A/D轉換器和D/A轉換器性能優(yōu)劣的主要標志。三、化簡下列邏輯函數： （16分）1F=AC+BC +AB(公式法)2F(A,B,C,D)(卡諾圖法)3FABC + ABD + CD + AB C + ACD+ACD(卡諾圖法)4F= ABCD+ ABD + ACD(公式法)四分析與設計： （共44分） 1寫出右圖所示電路輸出信號Y的邏輯表達式，并說明其功能。 （8分）2在下圖所示邊沿D觸發(fā)器中，已知CLK、D的波形，試畫出Q、Q 的波形，設觸發(fā)器的初始狀態(tài)為0。 （8分）3用與非門設計四人表決電路，當四人中有三人或三人以上贊成時表示通過，其余情況時表示否決。 （8分）4分析下圖所示電路的邏輯功能。（設初始狀態(tài)為000） （15分）5用二進制計數器74LS161及適當門電路構成六進制計數器畫出狀態(tài)轉換圖及邏輯連線圖。（設初始狀態(tài)為0000） （6分）