一、單選題（共 10 道試題，共 40 分。） V 1. 邊沿式D觸發(fā)器是一種（ ）穩(wěn)態(tài)電路A. 無B. 單C. 雙D. 多2. 對于TTL與非門閑置輸入端的處理，不可以（ ）.A. 接電源B. 通過電阻3k接電源C. 接地D. 與有用輸入端并聯(lián)3. 以下電路中常用于總線應(yīng)用的有（ ）.A. TSL門B. OC門C. 漏極開路門D. CMOS與非門4. 一個8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有（ ）個A. 1B. 2C. 3D. 85. 欲使JK觸發(fā)器按Qn+1=0工作，可使JK觸發(fā)器的輸入端（ ）A. J=K=1B. J=Q,K=QC. J=Q,K=1D. J=0,K=1 或B，C6. TTL集成電路采用的是( )控制，其功率損耗比較大A. 電壓B. 電流C. 灌電流D. 拉電流7. 在何種輸入情況下，“或非”運算的結(jié)果是邏輯1( ).A. 全部輸入是0B. 全部輸入是1C. 任一輸入為0，其他輸入為1D. 任一輸入為18. 一個觸發(fā)器可記錄一位二進制代碼，它有（ ）個穩(wěn)態(tài)A. 0B. 1C. 2D. 39. 組合邏輯電路消除競爭冒險的方法有（ ）A. 修改邏輯設(shè)計B. 在輸出端接入緩沖電路C. 后級加緩沖電路D. 屏蔽輸入信號的尖峰干擾10. 五個D觸發(fā)器構(gòu)成環(huán)形計數(shù)器，其計數(shù)長度為（ ）A. 5B. 10C. 25D. 32 二、判斷題（共 10 道試題，共 40 分。） V 1. 邏輯代數(shù)只有與運算、或運算、非運算。（ ）A. 錯誤B. 正確2. 編碼與譯碼是互逆的過程。（ ）A. 錯誤B. 正確3. 因為邏輯表達式A+B+AB=A+B成立，所以AB=0成立。（ ）A. 錯誤B. 正確4. 若兩個函數(shù)具有不同的真值表，則兩個邏輯函數(shù)必然不相等。（ ）A. 錯誤B. 正確5. 0FEH是我們數(shù)制中的十六進制。（ ）A. 錯誤B. 正確6. 普通的邏輯門電路的輸出端不可以并聯(lián)在一起，否則可能會損壞器件。（ ）A. 錯誤B. 正確7. 數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無大小之分。（ ）A. 錯誤B. 正確8. 8421碼1001比0001大。（ ）A. 錯誤B. 正確9. 二進制譯碼器相當于是一個最小項發(fā)生器，便于實現(xiàn)組合邏輯電路。（ ）A. 錯誤B. 正確10. CMOS或非門與TTL或非門的邏輯功能完全相同。（ ）A. 錯誤B. 正確 三、多選題（共 5 道試題，共 20 分。） V 1. 下面代碼中哪些是無權(quán)碼（）。A. 8421BCD碼B. 5421BCD碼C. 余三碼D. 格雷碼D2. 下列觸發(fā)器中，克服了空翻現(xiàn)象的有( )。A. 邊沿D觸發(fā)器B. 主從RS觸發(fā)器C. 同步RS觸發(fā)器D. 主從JK觸發(fā)器BD3. 欲使JK觸發(fā)器按Qn+1=0工作，可使JK觸發(fā)器的輸入端( )。A. J=K=1B. J=Q,K=QC. J=Q,K=1D. J=0,K=1CD4. CMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點是( )。A. 微功耗B. 高速度C. 高抗干擾能力D. 電源范圍寬CD5. 三態(tài)門輸出高阻狀態(tài)時，（ ）是正確的說法A. 用電壓表測量指針不動B. 相當于懸空C. 電壓不高不低D. 測量電阻指針不動BD