鄭州大學(xué)現(xiàn)代遠(yuǎn)程教育數(shù)字電路課程考核要求說明：本課程考核形式為提交作業(yè)，完成后請保存為WORD格式的文檔，登陸學(xué)習(xí)平臺提交，并檢查和確認(rèn)提交成功（能夠下載，并且內(nèi)容無誤即為提交成功）。一 作業(yè)要求1）本作業(yè)共10題，前6題必做，后4題任選2題。2）1. 2. 3.4. 理解邏輯代數(shù)的公式、定理、邏輯函數(shù)的的公式、圖形化簡法。公式、定理、規(guī)則的正確應(yīng)用，邏輯函數(shù)化簡的準(zhǔn)確性。5. 6. 理解組合邏輯電路的分析與設(shè)計，常用中規(guī)模集成電路的功能與應(yīng)用。7.8.9.10. 理解時序電路的分析和設(shè)計方法。常用中規(guī)模集成計數(shù)器的功能、應(yīng)用。(完成作業(yè)可用工具：公式法和 手工繪圖保存為圖片，插入WORD文檔)3）請獨立自主按照要求完成作業(yè)內(nèi)容。二 作業(yè)內(nèi)容用卡諾圖化簡下列函數(shù)1. F（A,B,C,D）=（2,3,6,7,8,10,12,14）2. 解：AB CD000111100011011111111011 2. 2. A BC0001111001111111解： 解： CDAB 000111100000 0111 110110 10001 解：AB CD000111100010111110115. 試用一片輸出低電平有效的3線8線譯碼器74LS138設(shè)計一個判定電路。只有在主裁判同意的前提下，三名副裁判中多數(shù)同意，比賽成績才被承認(rèn)，否則比賽成績不予承認(rèn)。解：(1) 邏輯抽象主裁判用A表示,副裁判用B、C、D表示，同意用1表示，不同意用0表示;比賽成績用Y表示，賽成績被承認(rèn)用1表示，比賽成績不予承認(rèn)用0表示, (2) 列真值表列出真值表如表所示。ABCDY00000000100010000110010000101001100011101000010010101001011111000110111110111111 (3) 由真值表寫出邏輯表達式(4) 畫出邏輯圖6. 試用輸出低電平有效的3線8線譯碼器和邏輯門設(shè)計一組合電路。該電路輸入X，輸出F均為三位二進制數(shù)。二者之間的關(guān)系如下： （1） 2X 5時 ， F=X+2 （2） X2時 ， F=1 （3） X5時 ， F=0 解：根據(jù)題意列出真值表，如下表。由真值表寫出邏輯表達式：F2=m2+m3+m4+m5 F1=m4+m5 F0=m0+m1+m3+m5 根據(jù)邏輯表達式畫出邏輯圖如下圖。7. 74LS161四位同步二進制加法計數(shù)器的真值表如下：試設(shè)計一個六進制計數(shù)器。真值表：解：8. 用74LS90（二五十進制計數(shù)器）組成六進制計數(shù)器。解：9. 試用D觸發(fā)器和邏輯門設(shè)計一個五進制加法計算器。10. 試用JK觸發(fā)器和邏輯門設(shè)計一個五進制加法計算器。進制計數(shù)器，需要3個JK觸發(fā)器。計數(shù)器從Q2Q1Q0=000開始，加法計數(shù)。采用異步清零法，當(dāng)Q2Q1Q0=101時，立刻清零，從新計數(shù)。與非門輸出一個低電平脈沖，表示一次計數(shù)完成。- 7 -