《《通信集成電路設(shè)計(jì)》第02章.ppt》由會(huì)員分享，可在線(xiàn)閱讀，更多相關(guān)《《通信集成電路設(shè)計(jì)》第02章.ppt（41頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

第二章數(shù)字交換和數(shù)字交換網(wǎng)絡(luò),2.1數(shù)字交換原理2.2T型時(shí)分接線(xiàn)器2.3S型時(shí)分接線(xiàn)器2.4多級(jí)時(shí)分交換網(wǎng)絡(luò)*2.5阻塞的概念與計(jì)算,2.1數(shù)字交換原理,2.1.1數(shù)字交換程控?cái)?shù)字交換機(jī)的根本任務(wù)是通過(guò)數(shù)字交換來(lái)實(shí)現(xiàn)任意兩個(gè)用戶(hù)之間的語(yǔ)音交換，即在這兩個(gè)用戶(hù)之間建立一條數(shù)字話(huà)音通道。,最簡(jiǎn)單的數(shù)字交換方法是給這兩個(gè)要求通話(huà)的用戶(hù)之間分配一個(gè)公共時(shí)隙（時(shí)分通路），兩個(gè)用戶(hù)的模擬話(huà)音信號(hào)經(jīng)數(shù)字化后都進(jìn)入這個(gè)特定的時(shí)隙（TimeSlot，TS），這就是動(dòng)態(tài)分配時(shí)隙的方法。2.1.2時(shí)隙交換原理時(shí)序開(kāi)關(guān)K入和K出每秒旋轉(zhuǎn)8000周，每周所需時(shí)間是125?s。,在TS1時(shí)隙時(shí)，K入和K出分別與接點(diǎn)1#入和2#出相連，即K入和1#存儲(chǔ)單元相連，K出與2#存儲(chǔ)單元輸出相連，此時(shí)在TS1時(shí)隙里傳送來(lái)的a話(huà)音信息就存入話(huà)音存儲(chǔ)器的1#單元，而話(huà)音存儲(chǔ)器的2#單元內(nèi)存放的b話(huà)音信息就在此時(shí)通過(guò)K出的1#接點(diǎn)送出，也就是輸出端在TS1時(shí)隙送出b話(huà)音信息給TS1用戶(hù)。2.1.3數(shù)字交換網(wǎng)絡(luò),2.2T型時(shí)分接線(xiàn)器,2.2.1T接線(xiàn)器的基本組成T型時(shí)分接線(xiàn)器（TimeSwitch）又稱(chēng)時(shí)間型接線(xiàn)器，簡(jiǎn)稱(chēng)T接線(xiàn)器。它由話(huà)音存儲(chǔ)器（SpeechMemory，SM）和控制存儲(chǔ)器（ControlMemory，CM）兩部分組成，其功能是進(jìn)行時(shí)隙交換，完成同一母線(xiàn)不同時(shí)隙的信息交換，即把某一時(shí)分復(fù)用線(xiàn)中的某一時(shí)隙的信息交換至另一時(shí)隙。,話(huà)音存儲(chǔ)器（SM）用于暫存經(jīng)過(guò)PCM編碼的數(shù)字化話(huà)音信息，由隨機(jī)存取存儲(chǔ)器（RandomAccessMemory，RAM）構(gòu)成?？刂拼鎯?chǔ)器（CM）也由RAM構(gòu)成，用于控制話(huà)音存儲(chǔ)器信息的寫(xiě)入或讀出。話(huà)音存儲(chǔ)器存儲(chǔ)的是話(huà)音信息，控制存儲(chǔ)器存儲(chǔ)的是話(huà)音存儲(chǔ)器的地址。,2.2.2T接線(xiàn)器的工作原理一、讀出控制方式讀出控制方式的T接線(xiàn)器是順序?qū)懭肟刂谱x出的，如圖2.3所示，它的話(huà)音存儲(chǔ)器SM的寫(xiě)入是在定時(shí)脈沖控制下順序?qū)懭?，其讀出是受控制存儲(chǔ)器的控制讀出的。,圖2.3讀出控制方式的T接線(xiàn)器,話(huà)音存儲(chǔ)器中每個(gè)存儲(chǔ)單元內(nèi)存入的是發(fā)話(huà)人的話(huà)音信息編碼，通常是8位編碼。T接線(xiàn)器的工作是在中央處理機(jī)的控制下進(jìn)行。當(dāng)中央處理機(jī)得知用戶(hù)的要求（撥號(hào)號(hào)碼）后，首先通過(guò)用戶(hù)的忙閑表，查被叫是否空閑，若空閑，就置忙，占用這條鏈路。中央處理機(jī)CPU根據(jù)用戶(hù)要求，向控制存儲(chǔ)器發(fā)出“寫(xiě)”命令，將控制信息寫(xiě)入控制存儲(chǔ)器。,用戶(hù)B的回話(huà)信息b如何傳送，也要由中央處理機(jī)控制，向控制存儲(chǔ)器下達(dá)“寫(xiě)”命令，令其在1#單元中寫(xiě)入“8”。二、寫(xiě)入控制方式T接線(xiàn)器采用寫(xiě)入控制方式時(shí)，如圖2.4所示，它的話(huà)音存儲(chǔ)器SM的寫(xiě)入受控制存儲(chǔ)器控制，它的讀出則是在定時(shí)脈沖的控制下順序讀出。,圖2.4寫(xiě)入控制方式的T接線(xiàn)器,當(dāng)中央處理機(jī)（CentralProcessingUnit，CPU）得知用戶(hù)要求后，即向控制存儲(chǔ)器下“寫(xiě)”令，命令在控制存儲(chǔ)器的1#單元寫(xiě)入“8”，在8#單元寫(xiě)入“1”。,2.2.3T接線(xiàn)器的電路組成時(shí)分接線(xiàn)器的交換容量主要取決于組成該接線(xiàn)器的存儲(chǔ)器容量和速度，多以8端或16端PCM交換來(lái)構(gòu)成一個(gè)交換單元，每一條PCM線(xiàn)稱(chēng)HW（Highway）。圖2.5是8端脈碼輸入的T接線(xiàn)器方框圖，由復(fù)用器、話(huà)音存儲(chǔ)器（SM）、控制存儲(chǔ)器（CM）和分路器所組成。,圖2.58端輸入的T接線(xiàn)器,一、復(fù)用器復(fù)用器的基本功能是串/并變換和并路復(fù)用。其目的是減低數(shù)據(jù)傳輸速率，便于半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)和取出操作；盡可能利用半導(dǎo)體器件的高速特性，使在每條數(shù)字通道中能夠傳送更多的信息，提高數(shù)字通道的利用率。,1．串行碼和并行碼如圖2.7（a）所示，串行碼是指各時(shí)隙內(nèi)的8位碼D0～D7是按時(shí)間的順序依次排列。如圖2.7（b）所示，并行碼是指各時(shí)隙內(nèi)的8位碼D0，D1，…，D7分別同時(shí)出現(xiàn)在8條線(xiàn)上。,圖2.78端脈碼輸入的串行碼和并行碼,每一端的脈碼傳輸速率是2.048Mbit/s，若8端PCM脈碼輸入以串行傳輸時(shí)，其傳輸速率將達(dá)到16.384Mbit/s，若16端輸入時(shí)，其傳輸速率將達(dá)到32.768Mbit/s，這樣高的傳輸速率會(huì)帶來(lái)許多問(wèn)題。2．控制時(shí)序8端PCM脈碼輸入的256個(gè)時(shí)隙排列方式應(yīng)是HW0的TS0，HW1的TS0，HW2的TS0，…，HW7的TS0；HW0的TS1，HW1的TS1，HW2的TS1，…，HW7的TS1等等。,3．串/并變換在圖2.6所示的復(fù)用器中，每一條HW接一個(gè)移位寄存器，移位寄存器的輸入端為一條線(xiàn)，線(xiàn)上傳輸?shù)氖?2個(gè)時(shí)隙的串行碼。4．并路復(fù)用在圖2.6所示的復(fù)用器中，8選1的電子選擇器的功能是把8個(gè)HW的并行碼按一定的次序進(jìn)行排列，一個(gè)一個(gè)地送出。,二、分路器分路器由鎖存器和移位寄存器組成，如圖2.9所示。其功能與復(fù)用器正好相反，完成并/串變換和分路輸出功能。,三、話(huà)音存儲(chǔ)器話(huà)音存儲(chǔ)器由RAM組成，是暫存話(huà)音信息編碼的存儲(chǔ)設(shè)備。圖2.10所示為讀出控制方式的話(huà)音存儲(chǔ)器的原理方框圖。話(huà)音存儲(chǔ)器的寫(xiě)入受定時(shí)脈沖控制（順序?qū)懭耄?，讀出是由控制存儲(chǔ)器讀出數(shù)據(jù)B0～B7控制進(jìn)行。,四、控制存儲(chǔ)器控制存儲(chǔ)器是由RAM、鎖存器、比較器和讀寫(xiě)控制器組成，圖2.11所示為具有256個(gè)存儲(chǔ)單元的控制存儲(chǔ)器，所以由8個(gè)二進(jìn)制數(shù)據(jù)碼A0～A7分別表示256個(gè)單元地址。A0～A7是定時(shí)脈沖。,雙口RAM（一讀一寫(xiě)）,Moduleram1024X8(w_clk,wr_en,wr_addr,data_in,r_clk,rd_en,rd_addr,data_out);inputw_clk,wr_en,r_clk,rd_en;input[7:0]data_in;input[9:0]wr_addr,rd_addr;output[7:0]data_out;reg[7:0]data_out;reg[7;0]mem[1023:0];always@(posedgewr_clk)if(wr_en)mem[wr_addr]<=data_in;always@(posedgerd_clk)if(rd_en)data_out<=mem[rd_addr];endmodule,P2S,S2P,2.3S型時(shí)分接線(xiàn)器,S型時(shí)分接線(xiàn)器是空間型接線(xiàn)器(spaceswitch)，其功能是完成“空間交換”。即在一根入線(xiàn)中，可以選擇任何一根出線(xiàn)與之連通。,2.3.1S型接線(xiàn)器的基本組成S型接線(xiàn)器由mn交叉點(diǎn)矩陣和控制存儲(chǔ)器組成。在每條入線(xiàn)i和出線(xiàn)j之間都有一個(gè)交叉點(diǎn)Kij，當(dāng)某個(gè)交叉點(diǎn)在控制存儲(chǔ)器控制下接通時(shí)，相應(yīng)的入線(xiàn)即可與相應(yīng)的出線(xiàn)相連，但必須建立在一定時(shí)隙的基礎(chǔ)上。,2.3.2S型接線(xiàn)器的工作原理根據(jù)控制存儲(chǔ)器是控制輸出線(xiàn)上交叉接點(diǎn)閉合還是控制輸入線(xiàn)上交叉接點(diǎn)的閉合，可分為輸出控制方式和輸入控制方式兩種。一、輸出控制方式圖2.13所示為88S型時(shí)分接線(xiàn)器的組成方框圖。,二、輸入控制方式輸入控制方式的S型時(shí)分接線(xiàn)器，每條輸入線(xiàn)上都配有一個(gè)控制存儲(chǔ)器，控制該輸入線(xiàn)與輸出線(xiàn)的所有交叉接點(diǎn)。,2.4多級(jí)時(shí)分交換網(wǎng)絡(luò),2.4.1T-S-T型時(shí)分交換網(wǎng)絡(luò)一、讀—寫(xiě)方式的T-S-T網(wǎng)絡(luò)T-S-T交換網(wǎng)絡(luò)是由輸入級(jí)T接線(xiàn)器（TA）和輸出級(jí)T接線(xiàn)器（TB），中間接有S型時(shí)分接線(xiàn)器組成。,1．奇偶關(guān)系2．相差半幀的關(guān)系——反相法二、寫(xiě)—讀方式的T-S-T交換網(wǎng)絡(luò),三、T-S-T交換網(wǎng)絡(luò)的分析1．輸入級(jí)T接線(xiàn)器和輸出級(jí)T接線(xiàn)器的安排從原理上講，輸入T級(jí)和輸出T級(jí)采用何種控制方式都是可以的，但是從控制的方便，以及維護(hù)管理的角度出發(fā)，還是有討論的必要。2．控制存儲(chǔ)器的合用由于輸入T級(jí)和輸出T級(jí)采用了不同的控制方式，故它們的存儲(chǔ)器可以合用。,（1）讀—寫(xiě)方式的合用從圖2.15可以看出，CMA0和CMB0兩個(gè)控制存儲(chǔ)器，一個(gè)是在2#單元里存24#地址，一個(gè)是在130#單元里存24#地址，這說(shuō)明兩者合用后，只要在相差半幀（或相差一個(gè)時(shí)隙）的單元地址里寫(xiě)入同樣的話(huà)音在SM的存放地址就可以了。,（2）寫(xiě)—讀方式的合用從圖2.16可以看出，CMA0和CMB0占用的單元地址是相同的，都是24#單元，只是單元里存放的話(huà)音存儲(chǔ)器的地址相差半幀。,2.4.2S-T-S型時(shí)分交換網(wǎng)絡(luò)S-T-S三級(jí)時(shí)分交換網(wǎng)絡(luò)是由輸入S級(jí)、中間T級(jí)和輸出S級(jí)組成，如圖2.19所示。2.4.3其他形式的多級(jí)時(shí)分交換網(wǎng)絡(luò)一、T-S-S-T網(wǎng)絡(luò)日本NEC公司生產(chǎn)的NEAX-61是典型的T-S-S-T時(shí)分交換網(wǎng)絡(luò)結(jié)構(gòu)。,二、S-S-T-S-S網(wǎng)絡(luò)S-S-T-S-S是意大利Telettra公司的DTN-1數(shù)字交換機(jī)的交換網(wǎng)絡(luò)所采用的結(jié)構(gòu)，這種網(wǎng)絡(luò)是在兩側(cè)各配備兩級(jí)S型接線(xiàn)器，中間為一級(jí)T型接線(xiàn)器。,*2.5阻塞的概念與計(jì)算,2.5.1阻塞的概念所謂阻塞是指主叫向被叫發(fā)出呼叫時(shí)，被叫雖然空閑，但由于網(wǎng)絡(luò)內(nèi)部鏈路不通，而使呼叫損失的情況。,2.5.2阻塞概率的計(jì)算以圖2.15的T-S-T網(wǎng)絡(luò)為例，這是一個(gè)具有16條輸入母線(xiàn)，16條輸出母線(xiàn)，每條母線(xiàn)上有256時(shí)隙的交換網(wǎng)絡(luò)。為了降低阻塞概率，就需要增加級(jí)間的鏈路數(shù)即內(nèi)部時(shí)隙數(shù)。這樣低的阻塞概率可以近似地看作為零，即交換網(wǎng)絡(luò)可認(rèn)為是無(wú)阻塞網(wǎng)絡(luò)。,