第3章微機(jī)檢測(cè)與控制系統(tǒng)微處理器,主要內(nèi)容,3.1Intel51系列及96系列單片機(jī)3.2數(shù)字信號(hào)處理器DSP3.3嵌入式微處理器ARM3.4現(xiàn)場(chǎng)可編程門陣列FPGA,微機(jī)測(cè)控系統(tǒng)微處理器概述,特點(diǎn)：集成度高、體積小、功耗低、可靠性高、成本低作用：微機(jī)測(cè)控系統(tǒng)的核心負(fù)責(zé)各種檢測(cè)信號(hào)的采集、處理，控制指令的產(chǎn)生等,3.1Intel51系列及96系列單片機(jī),單片機(jī)是單片微型計(jì)算機(jī)的簡(jiǎn)稱，它是微型計(jì)算機(jī)的一個(gè)重要分支。在微機(jī)測(cè)控系統(tǒng)中，單片機(jī)是被采用最早和是最為廣泛的一類微處理器。在測(cè)控系統(tǒng)開發(fā)中占據(jù)重要的地位。微機(jī)測(cè)控系統(tǒng)中最常用的是8位以及16位單片機(jī)。,3.1.1MCS-51系列單片機(jī),Intel在20世紀(jì)80年代初研制。在80年代中期以專利轉(zhuǎn)讓形式把51內(nèi)核給了許多半導(dǎo)體廠商，形成了與51指令系統(tǒng)兼容的單片機(jī)。目前，國(guó)內(nèi)市場(chǎng)上以Atmel和Philips公司的51系列單片機(jī)居多，如AT89C51、AT89LS54、P8031、P87C54等型號(hào)?；拘停喝偩€架構(gòu)，40腳封裝精簡(jiǎn)型：無三總線架構(gòu)，可<20腳封裝精簡(jiǎn)增強(qiáng)型：無三總線，增加許多功能部件高檔型：增加高性能附件,MCS-51系列單片機(jī)內(nèi)部結(jié)構(gòu),MCS-51單片機(jī)內(nèi)部結(jié)構(gòu),運(yùn)算器（ALU）8051擁有一個(gè)高性能的運(yùn)算器，它具有很高的執(zhí)行速度，大部分指令的執(zhí)行時(shí)間是1us，乘法指令的執(zhí)行時(shí)間是4us?？刂破骺刂破鞯闹饕δ苁歉鶕?jù)指令產(chǎn)生控制信號(hào)以控制單片機(jī)內(nèi)部各部件的工作。8051的控制器由定時(shí)控制邏輯、指令寄存器和震蕩器等組成。,MCS-51單片機(jī)內(nèi)部結(jié)構(gòu),專用寄存器組程序計(jì)數(shù)器PC累加器A通用寄存器B程序狀態(tài)字PSW堆棧指針SP數(shù)據(jù)指針DPTR,MCS-51的存儲(chǔ)器結(jié)構(gòu),ROM地址空間片內(nèi)最大8KB（8052），片外最大64KB。片外RAM地址空間最大64KB片內(nèi)RAM地址空間128字節(jié)（8051）或256字節(jié)（8052）,MCS-51的存儲(chǔ)器結(jié)構(gòu),特殊功能寄存器,MCS-51的輸入輸出端口,輸入輸出端口是單片機(jī)和外部進(jìn)行數(shù)據(jù)交換和控制的通道，也稱為I/O端口或I/O接口。4個(gè)并行I/O接口MCS-51的4個(gè)8位并行I/O接口，分別命名為P0、P1、P2和P3，在這四個(gè)并行端口中，每個(gè)端口都有雙向I/O功能。每個(gè)I/O端口內(nèi)部都有一個(gè)8位數(shù)據(jù)輸出鎖存器和一個(gè)8位數(shù)據(jù)輸入緩沖器，4個(gè)數(shù)據(jù)輸出鎖存器和端口號(hào)P0、P1、P2和P3同名，都為特殊功能寄存器。1個(gè)串行I/O接口標(biāo)準(zhǔn)的通用非同步串行收發(fā)器（UART）,MCS-51的輸入輸出端口,P0和P2兩個(gè)端口除作通用I/O端口外，還作為單片機(jī)讀取外部存儲(chǔ)器時(shí)的地址線和數(shù)據(jù)線。P3口第二功能,MCS-51的中斷系統(tǒng),8051有5個(gè)中斷源，包括2個(gè)外部中斷、2個(gè)定時(shí)/計(jì)數(shù)器中斷和1個(gè)串口中斷。,3.1.2MCS-96系列單片機(jī),8098：準(zhǔn)16位單片機(jī)，內(nèi)部16位，外部8位。80C196KB：標(biāo)準(zhǔn)的16位單片機(jī)，也可設(shè)置成準(zhǔn)16位。與51的主要區(qū)別：取消累加器結(jié)構(gòu)，可直接對(duì)寄存器組合及專用寄存器構(gòu)成的256字節(jié)地址空間進(jìn)行操作。CPU通過專用寄存器直接控制IO。HSI、HSOPWM,80C196KB及8098單片機(jī)引腳,內(nèi)部定時(shí),96系列單片機(jī)需要有6-12MHz間的輸入時(shí)鐘頻率才能正常工作。8098為3分頻結(jié)構(gòu)，80C196為2分頻結(jié)構(gòu)。,存儲(chǔ)空間,MCS-96的可尋址空間為64K字節(jié)。其中自0000H至00FFH以及由1FFEH至207FH為專用空間（用戶也可使用）。此外所有單元均歸用戶分配，可用來存放程序，也可用來存放數(shù)據(jù)，或作為外設(shè)接口的存儲(chǔ)映像。,芯片配置寄存器CCR,CCR的內(nèi)容由用戶預(yù)先寫入018H單元（芯片配置字節(jié)），系統(tǒng)復(fù)位時(shí)，該芯片配置字節(jié)被自動(dòng)送入CCR寄存器。,I/O狀態(tài)和控制寄存器,8098有兩個(gè)I/O控制寄存器IOC0和IOC1。IOC0控制定時(shí)器2和高速輸入線。IOC1控制某些引腳功能、中斷源和兩個(gè)HSO引腳。,中斷結(jié)構(gòu),8098有8個(gè)中斷類型的21個(gè)中斷源,定時(shí)器,系統(tǒng)中有兩個(gè)16位定時(shí)器，定時(shí)器1和定時(shí)器2。定時(shí)器1作為實(shí)時(shí)時(shí)鐘用來同步其他事件。它自由運(yùn)行，每8個(gè)狀態(tài)周期加1。該計(jì)數(shù)器在任何時(shí)刻均可讀出，但一般不可改寫，且除芯片復(fù)位之外也沒有其他手段使其停止計(jì)數(shù)并恢復(fù)為0。定時(shí)器1產(chǎn)生高速輸入單元HSI和高速輸出單元HSO的基準(zhǔn)時(shí)間。,高速輸入單元,高速輸入單元HSI可用定時(shí)器1作實(shí)時(shí)時(shí)鐘來記錄外部事件發(fā)生的時(shí)間。“高速”表示事件的獲取無需CPU的干預(yù)。,方式選擇位事件定義008個(gè)正跳變?yōu)橐粋€(gè)事件01每個(gè)正跳變?yōu)橐粋€(gè)事件10每個(gè)負(fù)跳變?yōu)橐粋€(gè)事件11每個(gè)跳變（正和負(fù)）均為事件,高速輸出單元,高速輸出單元HSO的功能在于在預(yù)定的時(shí)刻觸發(fā)某一事件，基本不要CPU干預(yù)。這些事件包括：?jiǎn)?dòng)A/D轉(zhuǎn)換使定時(shí)器2復(fù)位置四個(gè)軟件定時(shí)器標(biāo)志改變六條輸出線（HSO.0-HSO.5）上的電平信號(hào),模擬接口,MCS-96單片機(jī)可以很容易地通過其模/數(shù)轉(zhuǎn)換器、脈沖調(diào)制輸出及HSO單元與模擬信號(hào)接口。由4路輸入的10位A/D轉(zhuǎn)換器接受模擬信號(hào)。脈寬調(diào)制輸出和HSO單元負(fù)責(zé)提供數(shù)字信號(hào)，經(jīng)濾波后即用作模擬輸出。,串行口,96單片機(jī)的串行口有三種異步和一種同步方式。異步者為全雙工方式，即發(fā)送和接收可以同時(shí)進(jìn)行。接收器是雙緩沖的，故在第一個(gè)字節(jié)尚未被讀取之前，第二個(gè)字節(jié)的接收過程即可開始。,監(jiān)視定時(shí)器,監(jiān)視定時(shí)器WDT是解脫軟件故障的一個(gè)有利手段。一旦它啟動(dòng)之后，其值每狀態(tài)周期增1。因此，若不及時(shí)將其清0，它就會(huì)在64K狀態(tài)周期后溢出并引起芯片硬件復(fù)位。,復(fù)位和掉電保護(hù),在電源處于正常范圍且振蕩器穩(wěn)定后，RESET引腳上至少保持兩個(gè)狀態(tài)周期的低電平就可使系統(tǒng)復(fù)位。RESET引腳電壓升高后，系統(tǒng)將執(zhí)行10個(gè)狀態(tài)周期的內(nèi)部復(fù)位序列。在此期間，芯片配置字節(jié)CCR被從2018H單元讀出并進(jìn)而寫入芯片CCR寄存器。上電復(fù)位可用電容、單穩(wěn)或其他方法實(shí)現(xiàn)，對(duì)于96系列單片機(jī)，復(fù)位電平是低電平有效,3.2數(shù)字信號(hào)處理器DSP,DSP（DigitalSignalProcessor）是一類專門針對(duì)數(shù)字信號(hào)處理算法而進(jìn)行了優(yōu)化設(shè)計(jì)的微處理器。實(shí)時(shí)性、計(jì)算精度浮點(diǎn)數(shù)運(yùn)算能力特殊的硬件結(jié)構(gòu)特殊的構(gòu)架特別適合應(yīng)用于數(shù)字信號(hào)處理以及數(shù)字圖像處理等應(yīng)用。,3.2.1DSP特殊功能與特點(diǎn),專門數(shù)字處理能力“積之和”運(yùn)算專門的硬件來實(shí)現(xiàn)16位或32位的乘法運(yùn)算和乘法累加運(yùn)算。乘法運(yùn)算可以在一個(gè)周期內(nèi)完成，并自動(dòng)對(duì)結(jié)果進(jìn)行累加。,3.2.1DSP特殊功能與特點(diǎn),高速數(shù)據(jù)存取數(shù)據(jù)存儲(chǔ)速度是限制微處理器實(shí)際運(yùn)算效率的主要瓶頸之一哈佛結(jié)構(gòu),馮諾依曼結(jié)構(gòu),哈佛結(jié)構(gòu),3.2.1DSP特殊功能與特點(diǎn),高速數(shù)據(jù)存取地址生成單元（AGU）特殊的尋址方式模尋址（moduloaddressing）、位反轉(zhuǎn)尋址（bit-reversedaddressing）,3.2.1DSP特殊功能與特點(diǎn),類RISC指令集精簡(jiǎn)指令集計(jì)算機(jī)（ReducedInstructionSetComputers，RISC）DSP器件的設(shè)計(jì)參照了RISC的設(shè)計(jì)思想指令長(zhǎng)度固定、執(zhí)行周期一致大量采用通用寄存器,3.2.1DSP特殊功能與特點(diǎn),并行運(yùn)算可以同時(shí)執(zhí)行多條指令TMS320C6745最高時(shí)鐘頻率為456MHz，而其最高運(yùn)算速度可以達(dá)到3648MIPSTMS320C6745取指時(shí)每次讀取8字長(zhǎng)度的指令，組成一個(gè)取指包（fetchpacket）,3.2.1DSP特殊功能與特點(diǎn),并行運(yùn)算每條指令的最低位稱為p位，它決定了該條指令是否能夠與其他指令并行執(zhí)行。P=1表示該指令和后一條指令同時(shí)執(zhí)行P=0表示該指令不能和后一條指令同時(shí)執(zhí)行完全串行,3.2.1DSP特殊功能與特點(diǎn),并行處理完全并行部分并行,3.2.1DSP特殊功能與特點(diǎn),硬件循環(huán)重要的數(shù)字信號(hào)處理算法，如數(shù)字濾波、FFT等，都需要進(jìn)行高速的循環(huán)操作。DSP器件引入了一些硬件來實(shí)現(xiàn)指令循環(huán)，只有設(shè)置好相關(guān)參數(shù)，一條或一段指令就可以高效地自動(dòng)循環(huán)執(zhí)行，而無需軟件控制。,3.2.2DSP內(nèi)部結(jié)構(gòu),TMS320C6742內(nèi)部結(jié)構(gòu)DSP子系統(tǒng)系統(tǒng)控制JTAG接口片上設(shè)備SCR,3.2.2DSP內(nèi)部結(jié)構(gòu),TMS320C674xCPU結(jié)構(gòu),3.3嵌入式微處理器ARM,ARM是高級(jí)精簡(jiǎn)指令集計(jì)算機(jī)（AdvancedRISCMachines）的簡(jiǎn)稱，同時(shí)也是設(shè)計(jì)該處理器的公司的名稱。ARM處理器具有體積小、成本低、功耗低、執(zhí)行效率高等特點(diǎn)。chipless生產(chǎn)模式，ARM公司本身并不設(shè)計(jì)和生產(chǎn)芯片，而是設(shè)計(jì)高效的IP（IntellectualProperty）Core作為產(chǎn)品，提供給授權(quán)的半導(dǎo)體制造企業(yè)。,3.3嵌入式微處理器ARM,典型產(chǎn)品NXP公司的基于ARM7的LPC2200、LPC2300等系列，功耗低、封裝小巧、包含豐富的片內(nèi)外設(shè)和GPIO，特別適合用于工業(yè)控制領(lǐng)域；TI公司將其業(yè)界領(lǐng)先的DSP內(nèi)核與ARM內(nèi)核集成到一個(gè)芯片上，推出了OMAP系列處理器，深受移動(dòng)通信終端設(shè)備制造商的歡迎；FPGA廠商也與ARM公司合作，推出了帶有ARM硬核的FPGA產(chǎn)品，結(jié)合了FPGA和ARM的優(yōu)勢(shì)。,3.3.1RICS體系結(jié)構(gòu),復(fù)雜指令集計(jì)算機(jī)（ComplexInstructionSetComputer，CISC）結(jié)構(gòu)Intel的x86平臺(tái)指令復(fù)雜且數(shù)目繁多指令長(zhǎng)度不統(tǒng)一內(nèi)部結(jié)構(gòu)變得非常復(fù)雜，體積、功耗、成本等都較高執(zhí)行效率較低,3.3.1RICS體系結(jié)構(gòu),精簡(jiǎn)指令集計(jì)算機(jī)（ReducedInstructionSetComputer，RICS）指令格式統(tǒng)一，操作碼的長(zhǎng)度、位置固定所有指令的執(zhí)行時(shí)間一致，便于實(shí)現(xiàn)流水線使用大量通用寄存器，運(yùn)算器可以對(duì)每一個(gè)寄存器中的數(shù)據(jù)直接進(jìn)行操作，可將結(jié)果存放到任何一個(gè)寄存器中簡(jiǎn)單的尋址方式RISC相比CISC有許多優(yōu)點(diǎn)，但是也存在一些缺點(diǎn)，比如程序代碼占用空間較大等。,3.3.2ARM處理器系列,3.3.3ARM7體系結(jié)構(gòu),ARM7TDMI基本結(jié)構(gòu),3.3.3ARM7體系結(jié)構(gòu),流水線三級(jí)流水線,3.3.3ARM7體系結(jié)構(gòu),ARM7工作狀態(tài)ARMThumbARM7工作模式,3.3.3ARM7體系結(jié)構(gòu),ARM7寄存器,3.3.3ARM7體系結(jié)構(gòu),通用寄存器處理器在每個(gè)模式下可以訪問16個(gè)通用寄存器R0R15未分組寄存器R0R7分組寄存器R8R14程序計(jì)數(shù)器R15（PC）程序寄存器R15為程序計(jì)數(shù)器（PC），由于ARM采用的是流水線結(jié)構(gòu)，因此PC保存的不是當(dāng)前執(zhí)行指令的地址，而是當(dāng)前指令后第二條指令的地址。,3.3.3ARM7體系結(jié)構(gòu),鏈接寄存器R14稱為鏈接寄存器（LR），它有兩個(gè)特殊功能在某個(gè)工作模式下，該模式對(duì)應(yīng)的R14用來保存子程序的返回地址。當(dāng)有異常發(fā)生時(shí)，對(duì)應(yīng)的異常模式的R14將保存異常發(fā)生前程序指令地址,3.3.3ARM7體系結(jié)構(gòu),程序狀態(tài)寄存器N符號(hào)標(biāo)志位。當(dāng)N=1時(shí)結(jié)果為負(fù)數(shù)，而N=0時(shí)表示結(jié)果為正數(shù)或0；Z當(dāng)運(yùn)算結(jié)果為0時(shí)，Z=1，否則Z=0；C進(jìn)位標(biāo)志V溢出標(biāo)志，I、F為中斷禁止位，設(shè)置I=1，則禁止IRQ中斷；設(shè)置F=1則禁止FIQ中斷，中斷禁止位只能在特權(quán)模式下進(jìn)行修改。,3.3.3ARM7體系結(jié)構(gòu),程序狀態(tài)寄存器M4:0為工作模式控制位。T為工作狀態(tài)標(biāo)志位，當(dāng)T=1時(shí)，表示處理器當(dāng)前處于Thumb狀態(tài)，T=0則處于ARM狀態(tài)。,3.3.3ARM7體系結(jié)構(gòu),異常處理異常通常是指由外部或內(nèi)部事件引起，處理器暫停當(dāng)前程序的執(zhí)行，轉(zhuǎn)而處理該事件的過程。中斷、復(fù)位等都可以稱為異常。,3.4現(xiàn)場(chǎng)可編程門陣列FPGA,FPGA（Field-ProgrammableGateArrays）新型的高密度可編程邏輯器件（PLD，ProgrammableLogicDevice）密度高、速度快、可重復(fù)編程在微機(jī)測(cè)控系統(tǒng)中，F(xiàn)PGA通常作為CPU的外設(shè)完成某些特別高速的功能，如高速信號(hào)采集、視頻圖像采集、實(shí)時(shí)圖像處理等。但是由于FPGA設(shè)計(jì)需要開發(fā)者有較豐富的復(fù)雜數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)，對(duì)于較復(fù)雜的功能實(shí)現(xiàn)難度較大。,3.4.1FPGA結(jié)構(gòu),Stratix-II的內(nèi)部結(jié)構(gòu),3.4.1FPGA結(jié)構(gòu),邏輯陣列快（LAB）,3.4.1FPGA結(jié)構(gòu),ALM內(nèi)部結(jié)構(gòu),3.4.1FPGA結(jié)構(gòu),TriMatrix存儲(chǔ)塊包括三種RAM塊，即M512、M4K和M-RAM。真雙口RAM、單口RAM、ROM以及FIFO,3.4.1FPGA結(jié)構(gòu),DSP塊每個(gè)DSP塊包含8個(gè)99位乘法器、4個(gè)1818位乘法器以及1個(gè)3636位乘法器。I/O單元I/O單元分別在邏輯單元的外圍，可以實(shí)現(xiàn)內(nèi)部信號(hào)和芯片外部信號(hào)的互連。,3.4.2FPGA設(shè)計(jì)方法簡(jiǎn)介,基于電路原理圖的設(shè)計(jì)方法設(shè)計(jì)簡(jiǎn)單數(shù)字電路時(shí)比較方便基于硬件描述語言（HDL，HardwareDescriptionLanguages）的設(shè)計(jì)方法適用于設(shè)計(jì)復(fù)雜數(shù)字電路HDL是一種用來描述電路的語言，可用于數(shù)字電路的設(shè)計(jì)、仿真以及驗(yàn)證等。VerilogHDLVHDL,3.4.2FPGA設(shè)計(jì)方法簡(jiǎn)介,基于HDL的FPGA設(shè)計(jì)流程,