模塊八 檢測題答案(一) 填空題：1觸發(fā)器的邏輯功能通?？捎?、 、 和 等多種方法進行描述。（功能真值表，邏輯函數(shù)式，狀態(tài)轉換圖，時序波形圖 ）2組合邏輯電路的基本單元是 ，時序邏輯電路的基本單元是 。（門電路，觸發(fā)器 ）3 觸發(fā)器具有“空翻”現(xiàn)象，且屬于 觸發(fā)方式的觸發(fā)器；為抑制“空翻”，人們研制出了 觸發(fā)方式的JK觸發(fā)器和D觸發(fā)器。（鐘控RS，電平，邊沿）4JK觸發(fā)器具有 、 、 和 四種功能。欲使JK觸發(fā)器實現(xiàn)的功能，則輸入端J應接 ，K應接 。（置0 ，置1 ，保持，翻轉 ，1 ，1 ）5同步RS觸發(fā)器的狀態(tài)變化是在時鐘脈沖 期間發(fā)生的，主從觸發(fā)器的狀態(tài)轉變是在時鐘脈沖 發(fā)生的。（CP=1, 下降沿)6時序邏輯電路按各位觸發(fā)器接受 信號的不同，可分為 步時序邏輯電路和 步時序邏輯電路兩大類。在 步時序邏輯電路中，各位觸發(fā)器無統(tǒng)一的 信號，輸出狀態(tài)的變化通常不是 發(fā)生的。(時鐘脈沖控制,同,異,異,時鐘脈沖控制,同一時刻)7分析時序邏輯電路時，首先要根據(jù)已知邏輯的電路圖分別寫出相應的 方程、 方程和 方程，若所分析電路屬于 步時序邏輯電路，則還要寫出各位觸發(fā)器的 方程。(驅動,輸出,次態(tài),異,時鐘脈沖)8寄存器可分為 寄存器和 寄存器，集成74LS194屬于 移位寄存器。用四位移位寄存器構成環(huán)行計數(shù)器時，有效狀態(tài)共有 個；若構成扭環(huán)計數(shù)器時，其有效狀態(tài)是 個。(數(shù)碼，移位，雙向，4 ，8 ）974LS194是典型的四位 型集成雙向移位寄存器芯片，具有 、并行輸入、 和 等功能。（TTL，左移和右移，保持數(shù)據(jù) ，清除數(shù)據(jù) ）10邏輯圖輸入端子有圓圈的表示 觸發(fā)，輸出端子有圓圈的表示 ；不帶三角符號的表示 方式，帶三角符號的表示 方式；帶三角符號及圓圈的表示 觸發(fā)，有三角符號不帶圓圈的表示 觸發(fā)。（低電平，“非”，電位觸發(fā)，邊沿觸發(fā)方式，下降沿，上升沿）（二） 判斷題（ 錯 ）1基本的RS觸發(fā)器具有“空翻”現(xiàn)象。 （ 錯 ）2鐘控的RS觸發(fā)器的約束條件是：RS=0。 （ 對 ）3主從型JK觸發(fā)器的從觸發(fā)器開啟時刻在CP下降沿到來時。 （ 錯 ）4觸發(fā)器和邏輯門一樣，輸出取決于輸入現(xiàn)態(tài)。 （ 對 ）5D 觸發(fā)器的輸出總是跟隨其輸入的變化而變化。 （ 錯 ）6凡采用電位觸發(fā)方式的觸發(fā)器，都存在“空翻”現(xiàn)象。 （ 對 ）7集成計數(shù)器通常都具有自啟動能力。 （ 對 ）8使用3個觸發(fā)器構成的計數(shù)器最多有8個有效狀態(tài)。 （ 錯 ）9同步時序邏輯電路中各觸發(fā)器的時鐘脈沖CP不一定相同。 （ 對 ）10利用集成計數(shù)器芯片的預置數(shù)功能可獲得任意進制的計數(shù)器。 （ 對 ）11555定時器可以組成產(chǎn)生脈沖和對信號整形的各種單元電路。 （ 錯 ）12邏輯圖中帶三角符號的表示電位觸發(fā)方式。 （三）選擇題1僅具有置“0”和置“1”功能的觸發(fā)器是（ C ）。A、基本RS觸發(fā)器 B、鐘控RS觸發(fā)器 C、D觸發(fā)器 D、JK觸發(fā)器2由與非門組成的基本RS觸發(fā)器不允許輸入的變量組合為（ A ）。A、00 B、01 C、10 D、113鐘控RS觸發(fā)器的特征方程是（ D ）。A、 B、 C、 D、4僅具有保持和翻轉功能的觸發(fā)器是（ B ）。A、JK觸發(fā)器 B、T觸發(fā)器 C、D觸發(fā)器 D、T觸發(fā)器5觸發(fā)器由門電路構成，但它不同門電路功能，主要特點是（ C ）A、具有翻轉功能 B、具有保持功能 C、具有記憶功能6TTL集成觸發(fā)器直接置0端和直接置1端在觸發(fā)器正常工作時應（ C ）A、=1，=0 B、=0，=1 C、保持高電平“1” D、保持低電平“0”7按觸發(fā)器觸發(fā)方式的不同，雙穩(wěn)態(tài)觸發(fā)器可分為（ C ）A、高電平觸發(fā)和低電平觸發(fā) B、上升沿觸發(fā)和下降沿觸發(fā)C、電平觸發(fā)或邊沿觸發(fā) D、輸入觸發(fā)或時鐘觸發(fā)8為避免“空翻”現(xiàn)象，應采用（ B ）方式的觸發(fā)器。A、主從觸發(fā) B、邊沿觸發(fā) C、電平觸發(fā) D、上述均包括9為防止“空翻”，應采用（ C ）結構的觸發(fā)器。A、TTL B、MOS C、主從或維持阻塞10描述時序邏輯電路功能的兩個必不可少的重要方程式是（ B ）。A、次態(tài)方程和輸出方程 B、次態(tài)方程和驅動方程 C、驅動方程和時鐘方程 D、驅動方程和輸出方程11四位移位寄存器構成的扭環(huán)形計數(shù)器是（ B ）計數(shù)器。A、模4 B、模8 C、模1612能用于脈沖整形的電路是（ C ）。A、雙穩(wěn)態(tài)觸發(fā)器 B、單穩(wěn)態(tài)觸發(fā)器 C、施密特觸發(fā)器（四）簡述題1觸發(fā)器和門電路有何聯(lián)系和區(qū)別？在輸出形式上有何不同？分別為哪種電路的基本單元？答：門電路的輸出僅取決于其輸入，觸發(fā)器的輸出不僅與輸入現(xiàn)態(tài)有關，而且還與原來輸出狀態(tài)有關，即具有記憶性。門電路的輸出只有一個，觸發(fā)器的輸出是互非的兩種狀態(tài)。時序邏輯電路的基本單元是觸發(fā)器，組合邏輯電路的基本單元是門電路。2何謂“空翻”現(xiàn)象？抑制“空翻”可采取什么措施？答：所謂“空翻”，是指觸發(fā)器在一個CP脈沖為1期間輸出狀態(tài)發(fā)生多次變化的現(xiàn)象。抑制“空翻”的最有效方法就是選用邊沿觸發(fā)方式的觸發(fā)器。3觸發(fā)器有哪幾種常見的電路結構形式？它們各有什么樣的動作特點？答：觸發(fā)器常見的電路結構形式有兩個與非門或兩個或非門構成的基本RS觸發(fā)器、由基本RS觸發(fā)器和導引門構成的鐘控RS觸發(fā)器、主從型JK觸發(fā)器以及維護阻塞D觸發(fā)器等。基本RS觸發(fā)器的輸出隨著輸入的變化而變化，電平觸發(fā)；鐘控RS觸發(fā)器是在CP=1期間輸出隨輸入的變化而變化；主從型JK觸發(fā)器在時鐘脈沖下降沿到來時觸發(fā)；維持阻塞D觸發(fā)器是在時鐘脈沖上升沿到來時刻觸發(fā)。4試分別寫出鐘控RS觸發(fā)器、JK觸發(fā)器和D觸發(fā)器的特征方程。答：鐘控RS觸發(fā)器的特征方程：，SR=0（約束條件）；JK觸發(fā)器的特征方程：； D觸發(fā)器的特征方程：Q n +1= D n。5說明同步時序邏輯電路和異步時序邏輯電路有何不同？答：同步時序邏輯電路的各位觸發(fā)器是由同一個時鐘脈沖控制的；異步時序邏輯電路的各位觸發(fā)器的時鐘脈沖控制端各不相同，狀態(tài)發(fā)生變化的時間通常也不相同。6試述時序邏輯電路的分析步驟。答：時序邏輯電路的一般分析步驟通常為：確定時序邏輯電路的類型。根據(jù)已知時序邏輯電路，分別寫出相應的驅動方程、次態(tài)方程、輸出方程，當所分析電路屬于異步時序邏輯電路，還需要寫出各位觸發(fā)器的時鐘方程。根據(jù)次態(tài)方程、時鐘方程或輸出方程，填寫狀態(tài)轉換真值表或狀態(tài)轉換圖。根據(jù)分析結果和轉換真值表，得出時序邏輯電路的邏輯功能。7何謂計數(shù)器的自啟動能力？答：所謂自啟動能力：指時序邏輯電路中某計數(shù)器中的無效狀態(tài)碼，若在開機時出現(xiàn)，不用人工或其它設備的干預，計數(shù)器能夠很快自行進入有效循環(huán)體，使無效狀態(tài)碼不再出現(xiàn)的能力。8施密特觸發(fā)器具有什么顯著特征？主要應用有哪些？答：施密特觸發(fā)器的顯著特征有兩個：一是輸出電壓隨輸入電壓變化的曲線不是單值的，具有回差特性；二是電路狀態(tài)轉換時，輸出電壓具有陡峭的跳變沿。利用施密特觸發(fā)器的上述兩個特點，可對電路中的輸入電信號進行波形整形、波形變換、幅度鑒別及脈沖展寬等。（五）分析計算題1已知TTL主從型JK觸發(fā)器的輸入控制端J和K及CP脈沖波形如題（五）1圖所示，試根據(jù)它們的波形畫出相應輸出端Q的波形。題（五）1圖 檢測題（五）1波形圖2電路及時鐘脈沖、輸入端D的波形如題（五）2圖所示，設起始狀態(tài)為“000”。試畫出各觸發(fā)器的輸出時序圖，并說明電路的功能。題（五）2圖 檢測題（五）2邏輯圖和波形圖解：分析：（1）電路為同步的米萊型時序邏輯電路；（2）各觸發(fā)器的驅動方程：J1=D K1= J2=Q1n K2= J3=Q1n K3=各觸發(fā)器的次態(tài)方程： （3）根據(jù)上述方程，寫出相應的邏輯功能真值表：CPDQ1n Q2n Q3nQ1n+1 Q2n+1 Q3n+1100 0 00 0 0210 0 01 0 0301 0 00 1 0400 1 00 0 1500 0 10 0 0從功能真值表中可看出，該電路屬于右移移位寄存器。其時序邏輯圖如圖中紅筆示。3. 對題（五）3圖所示時序邏輯電路進行分析，寫出其功能真值表。題（五）3圖 檢測題（五）3邏輯圖分析：此電路各位觸發(fā)器的CP脈沖不同，因此是異步時序邏輯電路，因為沒有其它輸入，因此判斷為莫爾型異步時序邏輯電路。（1）各位觸發(fā)器的驅動方程： （2）各位觸發(fā)器的次態(tài)方程： （3）各位觸發(fā)器的時鐘方程： CP1=CP CP2=Q1 CP3=CP（4）根據(jù)上面各方程列出邏輯電路的狀態(tài)轉換真值表CP1CP2CP3Q3n Q2n Q1nQ3n+1 Q2n+1 Q1n+1110 0 00 1 1220 1 11 1 0331 1 00 0 0440 0 00 0 1550 0 10 1 0660 1 00 1 1770 1 11 0 0881 0 00 0 04. 寫出題（五）4圖所示各邏輯電路的次態(tài)方程。題（五）4圖 檢測題（五）4邏輯圖解：（a）圖： （b）圖： （c）圖：（d）圖： （e）圖： （f）圖：5題（五）5圖所示為維持阻塞D觸發(fā)器構成的電路，試畫出在CP脈沖下Q0和Q1的波形。題（五）5圖 檢測題（五）5邏輯圖解：Q0n+1=，Q1n+1=，設觸發(fā)器初態(tài)為00，各位觸發(fā)器在CP上升沿觸發(fā)。顯然在每一個CP脈沖上升沿到來時，觸發(fā)器Q0狀態(tài)就翻轉一次，而觸發(fā)器Q1的狀態(tài)翻轉發(fā)生在Q0由0到1時刻。6試用74LS161集成芯片構成十四進制計數(shù)器。要求采用反饋預置法實現(xiàn)。解：用74LS161集成芯片構成十二進制計數(shù)器的電路如下圖所示：8