電科《集成電路原理》期末考試試卷 一、填空題 1.（1分） 年，第一次觀測到了具有放大作用的晶體管。 2．（2分）摩爾定律是指 。 3.集成電路按工作原理來分可分為 、 、 。 4.（4分）光刻的工藝過程有底膜處理、涂膠、前烘、 、 、 、 和去膠。 5.（4分）MOSFET可以分為 、 、 、 四種基本類型。 6.（3分）影響MOSFET閾值電壓的因素有： 、 以及 。 7.（2分）在CMOS反相器中，Vin，Vout分別作為PMOS和NMOS的 和 ； 作為PMOS的源極和體端， 作為NMOS的源極和體端。 8．（2分）CMOS邏輯電路的功耗可以分為 和 。 9.（3分）下圖的傳輸門陣列中,各管的閾值電壓，電路中各節(jié)點的初始電壓為0，如果不考慮襯偏效應(yīng)，則各輸出節(jié)點的輸出電壓Y1= V，Y2= V，Y3= V。 10.（6分）寫出下列電路輸出信號的邏輯表達式：Y1= ；Y2= ；Y3= 。 二、畫圖題：（共12分） 1．（6分）畫出由靜態(tài)CMOS電路實現(xiàn)邏輯關(guān)系的電路圖，要求使用的MOS管最少。 2.（6分）用動態(tài)電路級聯(lián)實現(xiàn)邏輯功能,畫出其相應(yīng)的電路圖。 三、簡答題：（每小題5分，共20分） 1.簡單說明n阱CMOS的制作工藝流程，n阱的作用是什么？ 2.場區(qū)氧化的作用是什么，采用LOCOS工藝有什么缺點，更好的隔離方法是什么？ 3.簡述靜態(tài)CMOS電路的優(yōu)點。 4.簡述動態(tài)電路的優(yōu)點和存在的問題。 四、分析設(shè)計題：（共38分 1.（12分）考慮標準0.13 CMOS工藝下NMOS管，寬長比為W/L=，柵氧厚度為，室溫下電子遷移率，閾值電壓=0.3V,計算V、V和0.9V時的大小。已知：，。 2．（12分）如圖所示，M1和M2兩管串聯(lián)，且，請問： 1) 若都是NMOS，它們各工作在什么狀態(tài)? 2) 若都是PMOS，它們各工作在什么狀態(tài)? 3) 證明兩管串聯(lián)的等效導(dǎo)電因子是。 3．（14分）設(shè)計一個CMOS反相器，要求在驅(qū)動10fF外部負載電容的情況下，輸出上升時間和下降時間都不能大于40ps，并要求最大噪聲容限不小于0.55V。針對0.13工藝，已知：,,，，，，，，ln14.33=2.66，ln14=2.64。 第 5 頁 共5 頁 《集成電路原理》期末考試試卷 參考答案 一、填空題：（共30分） 1．（1分）1947 2．（2分）集成電路中的晶體管數(shù)目（也就是集成度）大約每18個月翻一番 3．（3分）數(shù)字集成電路，模擬集成電路，數(shù)?；旌霞呻娐? 4．（4分）曝光，顯影，堅膜，刻蝕 5．（4分）增強型NMOS，耗盡型NMOS，增強型PMOS，耗盡型PMOS 6．（3分）柵電極材料，柵氧化層的質(zhì)量和厚度，襯底摻雜濃度 7．（2分）柵極，漏極，VDD，GND 8．（2分）動態(tài)功耗，靜態(tài)功耗 9．（3分）4，3，2 10．（6分），， 二、畫圖題：（共12分） 1．（6分） 2．（6分） 三、簡答題：（每小題5分，共20分） 1．答：n阱CMOS的制作工藝流程：1.準備硅片材料；2.形成n阱；3.場區(qū)隔離；4.形成多晶硅柵；5.源漏區(qū)n+/p+注入；6.形成接觸孔；7.形成金屬互連；8.形成鈍化層。 n阱的作用：作為PMOS管的襯底，把PMOS管做在n阱里。 2．答：場區(qū)氧化的作用：隔離MOS晶體管。 LOCOS工藝的缺點：會形成鳥嘴，使有源區(qū)面積比版圖設(shè)計的小。 更好的隔離方法：淺槽隔離技術(shù)。 3．答：1.是一無比電路,具有最大的邏輯擺幅；2.在低電平狀態(tài)不存在直流導(dǎo)通電流； 3.靜態(tài)功耗低；4.直流噪聲容限大；5.采用對稱設(shè)計獲得最佳性能。 4．答：動態(tài)電路的優(yōu)點：1.減少了MOS管數(shù)目，有利于減小面積； 2.減小了電容，有利于提高速度； 3.保持了無比電路的特點。 動態(tài)電路存在的問題：1.靠電荷存儲效應(yīng)保存信息，影響電路的可靠性； 2.存在電荷分享、級聯(lián)、電荷泄漏等問題； 3.需要時鐘信號控制，增加設(shè)計復(fù)雜性。 四、分析設(shè)計題：（共38分） 1．（12分）解：計算MOSFET導(dǎo)電因子： 4分 當V(>=0.3V)、V(<)時，NMOS管處于線性區(qū)，線性區(qū)電流為： 4分 當V(>=0.3V)、V(>)時，NMOS管處于飽和區(qū)，飽和區(qū)電流為： 4分 2．（12分）解： 1) 設(shè)中間節(jié)點為C。分析知當電壓滿足VB < VG - VT < VA時，在電路達到穩(wěn)態(tài)之后，M1和M2都導(dǎo)通。于是對M1而言，有，即 Vc < VG -VT。 又VG - VT < VA，即，故M1工作于飽和區(qū)。而對M2而言，有，故M2工作于線性區(qū)。 3分 2) 依據(jù)NMOSFET和PMOSFET的電壓反轉(zhuǎn)對稱性知，若兩管都是PMOSFET，則M1工作于線性區(qū)，M2工作于飽和區(qū)。 3分 3) 取一例證明。以此題中的NMOSFET和給定的偏壓為例，兩個NMOS管等效為一個NMOS管后，依VB < VG - VT < VA知該等效管應(yīng)工作于飽和區(qū)。故對M1、M2和等效管Meff有： 則有 由＝＝ 知： 即Keff = K1 K2 / (K1 + K2) 6分 3．（14分）解：先考慮瞬態(tài)特性要求： 由 (4分) 得, (2分) 而 (2分) 代入相關(guān)參數(shù)可得,即 (2分) 考察噪聲容限： 由 (2分) 得： (2分) 所以所設(shè)計的CMOS反相器符合題意要求，即 8