6.3同步時(shí)序邏輯電路的設(shè)計(jì),6.3.1設(shè)計(jì)同步時(shí)序邏輯電路的一般步驟,6.3.2同步時(shí)序邏輯電路設(shè)計(jì)舉例,6.3同步時(shí)序邏輯電路的設(shè)計(jì),同步時(shí)序邏輯電路的設(shè)計(jì)是分析的逆過(guò)程,其任務(wù)是根據(jù)實(shí)際邏輯問題的要求，設(shè)計(jì)出能實(shí)現(xiàn)給定邏輯功能的電路。,6.3.1設(shè)計(jì)同步時(shí)序邏輯電路的一般步驟,同步時(shí)序電路的設(shè)計(jì)過(guò)程,(1)根據(jù)給定的邏輯功能建立原始狀態(tài)圖和原始狀態(tài)表,(2)狀態(tài)化簡(jiǎn)-求出最簡(jiǎn)狀態(tài)圖；,合并等價(jià)狀態(tài)，消去多余狀態(tài)的過(guò)程稱為狀態(tài)化簡(jiǎn),等價(jià)狀態(tài)：在相同的輸入下有相同的輸出，并轉(zhuǎn)換到同一個(gè)次態(tài)去的兩個(gè)狀態(tài)稱為等價(jià)狀態(tài)。,(3)狀態(tài)編碼（狀態(tài)分配）；,(4)選擇觸發(fā)器的類型,(6)畫出邏輯圖并檢查自啟動(dòng)能力。,給每個(gè)狀態(tài)賦以二進(jìn)制代碼的過(guò)程。,根據(jù)狀態(tài)數(shù)確定觸發(fā)器的個(gè)數(shù)，,(5)求出電路的激勵(lì)方程和輸出方程；,例1用D觸發(fā)器設(shè)計(jì)一個(gè)8421BCD碼同步十進(jìn)制加計(jì)數(shù)器。,8421碼同步十進(jìn)制加計(jì)數(shù)器的狀態(tài)表,6.3.2同步時(shí)序邏輯電路設(shè)計(jì)舉例,(2)確定激勵(lì)方程組,D3、D2、D1、D0是觸發(fā)器初態(tài)的函數(shù),D3、D2、D1、D0、是觸發(fā)器初態(tài)還是次態(tài)的函數(shù)？,畫出各觸發(fā)器激勵(lì)信號(hào)的卡諾圖,畫出完全狀態(tài)圖,電路具有自啟動(dòng)能力,(3)畫出邏輯圖，并檢查自啟動(dòng)能力,畫出邏輯圖,例2:,設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測(cè)器。電路的輸入信號(hào)X是與時(shí)鐘脈沖同步的串行數(shù)據(jù)，其時(shí)序關(guān)系如下圖所示。輸出信號(hào)為Z；要求電路在X信號(hào)輸入出現(xiàn)110序列時(shí)，輸出信號(hào)Z為1，否則為0。,a初始狀態(tài);,bA輸入1后;,cA輸入11后;,dA輸入110后。,2.）定義輸入輸出邏輯狀態(tài)和每個(gè)電路狀態(tài)的含義；,1.）確定輸入、輸出變量及電路的狀態(tài)數(shù):,輸入變量：A,狀態(tài)數(shù)：4個(gè),輸出變量：Z,解:(1)根據(jù)給定的邏輯功能建立原始狀態(tài)圖和原始狀態(tài)表,2.狀態(tài)化簡(jiǎn),列出原始狀態(tài)轉(zhuǎn)換表,3、狀態(tài)分配,令a=00，b=01，c=11，,4、選擇觸發(fā)器的類型,觸發(fā)器個(gè)數(shù):兩個(gè)。類型：采用對(duì)CP下降沿敏感的JK觸發(fā)器。,5.求激勵(lì)方程和輸出方程,卡諾圖化簡(jiǎn)得,激勵(lì)方程,輸出方程,6.根據(jù)激勵(lì)方程和輸出方程畫出邏輯圖,并檢查自啟動(dòng)能力,激勵(lì)方程,輸出方程,當(dāng)=10時(shí),輸出方程,能自啟動(dòng),檢查自啟動(dòng)能力和輸出,輸出方程,修改電路,例；用D觸發(fā)器設(shè)計(jì)狀態(tài)變化滿足下狀態(tài)圖的時(shí)序邏輯電路,1、列出原始狀態(tài)表,2、狀態(tài)表化簡(jiǎn),2、狀態(tài)編碼,a=000;b=001;c=010;d=011;e=100,三種狀態(tài)分配方案,狀態(tài)轉(zhuǎn)換真值表,3、求激勵(lì)方程、輸出方程,畫出邏輯電路,畫出完整的狀態(tài)圖，檢查所設(shè)計(jì)的計(jì)數(shù)器能否自啟動(dòng).,