《第九講只讀存儲(chǔ)器閃速存儲(chǔ)器和存儲(chǔ)器于CPU的連接PPT優(yōu)秀課件》由會(huì)員分享，可在線閱讀，更多相關(guān)《第九講只讀存儲(chǔ)器閃速存儲(chǔ)器和存儲(chǔ)器于CPU的連接PPT優(yōu)秀課件（37頁珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、1主存儲(chǔ)器（二）主存儲(chǔ)器（二）只讀存儲(chǔ)器及存儲(chǔ)器與只讀存儲(chǔ)器及存儲(chǔ)器與CPU的連接的連接2l只讀存儲(chǔ)器l閃速存儲(chǔ)器l存儲(chǔ)器與CPU的連接存儲(chǔ)器容量的擴(kuò)展CPU與存儲(chǔ)器的連接存儲(chǔ)器舉例3二二.只讀存儲(chǔ)器只讀存儲(chǔ)器1.ROM1.ROM的分類的分類 缺點(diǎn)缺點(diǎn)不能重寫不能重寫只能一次只能一次性改寫性改寫只讀存儲(chǔ)器只讀存儲(chǔ)器 掩模式掩模式 (ROM)一次編程一次編程(PROM)多次編程多次編程(EPROM)(EEPRPM)定義定義數(shù)據(jù)在芯片制造過程數(shù)據(jù)在芯片制造過程中就確定中就確定 用戶可自行改變產(chǎn)品用戶可自行改變產(chǎn)品中某些存儲(chǔ)元中某些存儲(chǔ)元 可以用紫外光照可以用紫外光照 射射或電擦除原來的數(shù)據(jù)，或電擦

2、除原來的數(shù)據(jù)，然后再重新寫入新的數(shù)然后再重新寫入新的數(shù)據(jù)據(jù)優(yōu)點(diǎn)優(yōu)點(diǎn) 可靠性和集成度可靠性和集成度高，價(jià)格便宜高，價(jià)格便宜 可以根據(jù)用戶需要可以根據(jù)用戶需要編程編程 可以多次改寫可以多次改寫ROM中的內(nèi)容中的內(nèi)容閃速存儲(chǔ)器閃速存儲(chǔ)器Flash memory4(1)(1)掩模式掩模式ROMROM 采用掩模工藝制成，其內(nèi)容由廠方生產(chǎn)時(shí)寫入，采用掩模工藝制成，其內(nèi)容由廠方生產(chǎn)時(shí)寫入，用戶只能讀出使用而不能改寫。用戶只能讀出使用而不能改寫。有有MOSMOS管的位管的位表示存表示存1 1，沒有沒有MOSMOS管的位管的位表示存表示存0 0。567（2）.PROM(一次性編程一次性編程)VCC行線行線列線列

3、線熔絲熔絲寫寫“0”時(shí)：時(shí)：燒斷熔燒斷熔絲絲寫寫“1”時(shí)：時(shí)：保留熔保留熔絲絲8（3）.EPROM(多次性編程多次性編程)(1)N型溝道浮動(dòng)?xùn)判蜏系栏?dòng)?xùn)?MOS 電路電路G 柵極柵極S 源源D 漏漏紫外線全部擦洗紫外線全部擦洗D 端加正電壓端加正電壓形成浮動(dòng)?xùn)判纬筛?dòng)?xùn)臩 與與 D 不導(dǎo)通為不導(dǎo)通為“0”D 端不加正電壓端不加正電壓不形成浮動(dòng)?xùn)挪恍纬筛?dòng)?xùn)臩 與與 D 導(dǎo)通為導(dǎo)通為“1”SGDN+N+P基片基片GDS浮動(dòng)?xùn)鸥?dòng)?xùn)臩iO2+_ _ _ 9控制邏輯控制邏輯Y 譯碼譯碼X 譯譯碼碼數(shù)據(jù)緩沖區(qū)數(shù)據(jù)緩沖區(qū)Y 控制控制128 128存儲(chǔ)矩陣存儲(chǔ)矩陣PD/ProgrCSA10A7A6A0D

4、O0DO7112A7A1A0VSSDO2DO0DO127162413VCCA8A9VPPCSA10PD/ProgrDO3DO7(2)2716 EPROM 的邏輯圖和引腳的邏輯圖和引腳PD/ProgrPD/Progr功率下降功率下降/編程輸入端編程輸入端 讀出時(shí)讀出時(shí) 為為 低電平低電平10(4)(4)電擦可編程只讀存儲(chǔ)器電擦可編程只讀存儲(chǔ)器EEPROMEEPROM 若若V VG G為正電壓，第一浮空柵極與漏極之間產(chǎn)生隧道效應(yīng)，使為正電壓，第一浮空柵極與漏極之間產(chǎn)生隧道效應(yīng)，使電子注入第一浮空柵極，即編程寫入。電子注入第一浮空柵極，即編程寫入。若使若使V VG G為負(fù)電壓，強(qiáng)使第一級(jí)浮空柵極的電

5、子散失，即擦除。為負(fù)電壓，強(qiáng)使第一級(jí)浮空柵極的電子散失，即擦除。EEPROM EEPROM的編程與擦除電流很小的編程與擦除電流很小,可用普通電源供電可用普通電源供電,而且擦除而且擦除可按字節(jié)進(jìn)行?？砂醋止?jié)進(jìn)行。它的主要它的主要特點(diǎn)是能在特點(diǎn)是能在應(yīng)用系統(tǒng)中應(yīng)用系統(tǒng)中在線改寫，在線改寫，斷電后信息斷電后信息保存，因此保存，因此目前得到廣目前得到廣泛應(yīng)用。泛應(yīng)用。第一級(jí)浮空柵第一級(jí)浮空柵第二級(jí)浮空柵第二級(jí)浮空柵基片源極-漏極電極導(dǎo)體控制柵極二氧化硅12三三.閃速存儲(chǔ)器閃速存儲(chǔ)器1.1.什么是閃速存儲(chǔ)器什么是閃速存儲(chǔ)器?Flash Memory 閃速存儲(chǔ)器是一種高密度、非易失性的讀閃速存儲(chǔ)器是一種高

6、密度、非易失性的讀/寫半導(dǎo)寫半導(dǎo)體存儲(chǔ)器，它突破了傳統(tǒng)的存儲(chǔ)器體系，改善了現(xiàn)有體存儲(chǔ)器，它突破了傳統(tǒng)的存儲(chǔ)器體系，改善了現(xiàn)有存儲(chǔ)器的特性。存儲(chǔ)器的特性。特點(diǎn)：特點(diǎn)：固有的非易失性固有的非易失性(2)廉價(jià)的高密度廉價(jià)的高密度(3)可直接執(zhí)行可直接執(zhí)行(4)固態(tài)性能固態(tài)性能132 2.FLASH存儲(chǔ)元存儲(chǔ)元 143、FLASH存儲(chǔ)器基本操作存儲(chǔ)器基本操作(1).編程操作編程操作:實(shí)際上是寫操作。所有存儲(chǔ)元的原始實(shí)際上是寫操作。所有存儲(chǔ)元的原始狀態(tài)均處狀態(tài)均處“1”狀態(tài)，這是因?yàn)椴脸僮鲿r(shí)控制柵不狀態(tài)，這是因?yàn)椴脸僮鲿r(shí)控制柵不加正電壓。編程操作的目的是為存儲(chǔ)元的浮空柵補(bǔ)充加正電壓。編程操作的目的是

7、為存儲(chǔ)元的浮空柵補(bǔ)充電子，從而使存儲(chǔ)元改寫成電子，從而使存儲(chǔ)元改寫成“0”狀態(tài)。如果某存儲(chǔ)狀態(tài)。如果某存儲(chǔ)元仍保持元仍保持“1”狀態(tài)，則控制柵就不加正電壓。狀態(tài)，則控制柵就不加正電壓。15(2).讀取操作讀取操作:控制柵加上正電壓。浮空柵上的負(fù)電荷控制柵加上正電壓。浮空柵上的負(fù)電荷量將決定是否可以開啟量將決定是否可以開啟MOS晶體管。如果存儲(chǔ)元原晶體管。如果存儲(chǔ)元原存存1，可認(rèn)為浮空柵不帶負(fù)電，控制柵上的正電壓足，可認(rèn)為浮空柵不帶負(fù)電，控制柵上的正電壓足以開啟晶體管。如果存儲(chǔ)元原存以開啟晶體管。如果存儲(chǔ)元原存0，可認(rèn)為浮空柵帶，可認(rèn)為浮空柵帶負(fù)電，控制柵上的正電壓不足以克服浮動(dòng)?xùn)派系呢?fù)電負(fù)電，

8、控制柵上的正電壓不足以克服浮動(dòng)?xùn)派系呢?fù)電量，晶體管不能開啟導(dǎo)通。量，晶體管不能開啟導(dǎo)通。16源極源極S上的正電壓吸上的正電壓吸收浮空柵中的電子，收浮空柵中的電子，從而使全部存儲(chǔ)元從而使全部存儲(chǔ)元變成變成1狀態(tài)。狀態(tài)。1718 用用 1K 4位位 存儲(chǔ)芯片組成存儲(chǔ)芯片組成 1K 8位位 的存儲(chǔ)器的存儲(chǔ)器？片？片五、存儲(chǔ)器與五、存儲(chǔ)器與 CPU 的連接的連接 1.存儲(chǔ)器容量的擴(kuò)展存儲(chǔ)器容量的擴(kuò)展(1)位擴(kuò)展位擴(kuò)展（增加存儲(chǔ)字長(zhǎng)）（增加存儲(chǔ)字長(zhǎng)）10根地址線根地址線8根數(shù)據(jù)線根數(shù)據(jù)線DDD0479AA021142114CSWE2片片19A0A12D0D7位擴(kuò)展法總結(jié)：位擴(kuò)展法總結(jié)：只加大字長(zhǎng)，而存儲(chǔ)

9、器的字?jǐn)?shù)與存儲(chǔ)器芯片字?jǐn)?shù)一只加大字長(zhǎng)，而存儲(chǔ)器的字?jǐn)?shù)與存儲(chǔ)器芯片字?jǐn)?shù)一致致,對(duì)片子沒有選片要求。對(duì)片子沒有選片要求。地址線地址線需需 13 根根 數(shù)據(jù)線數(shù)據(jù)線 8 根根 控制線控制線 WR接存儲(chǔ)器的接存儲(chǔ)器的WE 20(2)字?jǐn)U展（增加存儲(chǔ)字的數(shù)量）字?jǐn)U展（增加存儲(chǔ)字的數(shù)量）用用 1K 8位位 存儲(chǔ)芯片組成存儲(chǔ)芯片組成 2K 8位位 的存儲(chǔ)器的存儲(chǔ)器11根地址線根地址線8根數(shù)據(jù)線根數(shù)據(jù)線？片？片2片片1K 8 8位位1K 8 8位位D7D0WEA1A0A9CS0A10 1CS1212:416K 816K 816K 816K 8用用16K 8位的芯片組成位的芯片組成64K K 8位的存儲(chǔ)器需位的

10、存儲(chǔ)器需4個(gè)芯片個(gè)芯片 地址線地址線 共需共需16根根 片內(nèi)：片內(nèi)：(214=16384)14根，根，選片：選片：2根根 數(shù)據(jù)線數(shù)據(jù)線 8根根 控制線控制線 WE 2223(3)字、位擴(kuò)展字、位擴(kuò)展用用 1K 4位位 存儲(chǔ)芯片組成存儲(chǔ)芯片組成 4K 8位位 的存儲(chǔ)器的存儲(chǔ)器8根數(shù)據(jù)線根數(shù)據(jù)線12根地址線根地址線WEA8A9A0.D7D0A11A10CS0CS1CS2CS3片選片選譯碼譯碼1K41K41K41K41K41K41K41K4？片？片8片片 25 2.存儲(chǔ)器與存儲(chǔ)器與 CPU 的連接的連接(1)地址線的連接地址線的連接(2)數(shù)據(jù)線的連接數(shù)據(jù)線的連接(3)讀讀/寫命令線的連接寫命令線的連

11、接(4)片選線的連接片選線的連接(5)合理選擇存儲(chǔ)芯片合理選擇存儲(chǔ)芯片(6)其他其他 時(shí)序、負(fù)載時(shí)序、負(fù)載*ramsel0=A21A20*MREQramsel1=A21*A20*MREQramsel2=A21*A20*MREQramsel3=A21*A20*MREQ解：解：(1)需要需要4M/1M=4片片SRAM芯片；芯片；(2)需要需要22條地址線條地址線(3)譯碼器的輸出信號(hào)邏輯表達(dá)式為：譯碼器的輸出信號(hào)邏輯表達(dá)式為：ramsel32-4 譯碼ramsel2ramsel1ramsel0A21A20A21A0A19A0OEMREQR/W#CPUD7D0D7D0D7D0D7D0D7D0WE*A

12、 CE1M 8DWE*A CE1M 8DWE*A CE1M 8DWE*A CE1M 8D解：解：(1)(1)該存儲(chǔ)器需要該存儲(chǔ)器需要2048K/256K=82048K/256K=8片片SRAMSRAM芯片；芯片；(2)(2)需要需要2121條地址線，因?yàn)闂l地址線，因?yàn)? 22121=2048K=2048K，其中高，其中高3 3位用于芯片選擇，低位用于芯片選擇，低1818位作為位作為每個(gè)存儲(chǔ)器芯片的地址輸入。每個(gè)存儲(chǔ)器芯片的地址輸入。(3)(3)該存儲(chǔ)器與該存儲(chǔ)器與CPUCPU連接的結(jié)構(gòu)圖如下。連接的結(jié)構(gòu)圖如下。ramsel73-8譯碼ramsel2ramsel1ramsel0A20-18A20

13、-0A17-0OE#MREQ#R/W#CPUD7D0D7D0D7D0D7D0D7D0WE A CE256K8DWE A CE256K8DWE A CE256K8DWE A CE256K8D解：解：采用字位擴(kuò)展的方法。需要采用字位擴(kuò)展的方法。需要32片片SRAM芯片。芯片。ramsel73-8 譯碼ramsel2ramsel1ramsel0A22-20A22-2A19-2OE#MREQ#R/W#CPUD31D0D31D0D31D0D31D0D31D0WE A CE256Kx84 片DWE A CE256Kx84 片DWE A CE256Kx84 片DWE A CE256Kx84 片D29例例4.

14、1 解解:(1)寫出對(duì)應(yīng)的二進(jìn)制地址碼寫出對(duì)應(yīng)的二進(jìn)制地址碼(2)確定芯片的數(shù)量及類型確定芯片的數(shù)量及類型0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15A14A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K8位位1K8位位RAM2片片1K4位位ROM1片片 2K8位位30(3)分配地址線分配地址線A10 A0 接接 2K 8位位 ROM 的地址線的地址線A9 A0 接接 1K 4位位 R

15、AM 的地址線的地址線(4)確定片選信號(hào)確定片選信號(hào)C B A0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15 A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K 8位位1片片 ROM1K 4位位2片片RAM31 2K 8位位 ROM 1K 4位位 RAM1K 4位位 RAM&PD/ProgrY5Y4G1CBAG2BG2AMREQA14A15A13A12A11A10A9A0D7D4D3D0W

16、R例例 4.1 CPU 與存儲(chǔ)器的連接圖與存儲(chǔ)器的連接圖32(1)寫出對(duì)應(yīng)的二進(jìn)制地址碼寫出對(duì)應(yīng)的二進(jìn)制地址碼例例4.2 假設(shè)同前，要求最小假設(shè)同前，要求最小 4K為系統(tǒng)為系統(tǒng) 程序區(qū)，相鄰程序區(qū)，相鄰 8K為用戶程序區(qū)。為用戶程序區(qū)。(2)確定芯片的數(shù)量及類型確定芯片的數(shù)量及類型(3)分配地址線分配地址線(4)確定片選信號(hào)確定片選信號(hào)1片片 4K 8位位 ROM 2片片 4K 8位位 RAMA11 A0 接接 ROM 和和 RAM 的地址線的地址線33例例 4.3 設(shè)設(shè) CPU 有有 20 根地址線，根地址線，8 根數(shù)據(jù)線。根數(shù)據(jù)線。并用并用 IO/M 作訪存控制信號(hào)。作訪存控制信號(hào)。RD

17、為讀命令，為讀命令，WR 為寫命令?，F(xiàn)有為寫命令?，F(xiàn)有 2764 EPROM(8K 8位位),外特性如下：外特性如下：用用 138 譯碼器及其他門電路（門電路自定）畫出譯碼器及其他門電路（門電路自定）畫出 CPU和和 2764 的連接圖。要求地址為的連接圖。要求地址為 F0000HFFFFFH,并并寫出每片寫出每片 2764 的地址范圍。的地址范圍。D7D0CEOECE片選信號(hào)片選信號(hào)OE允許輸出允許輸出PGM可編程端可編程端PGMA0A12342.2.存儲(chǔ)器舉例存儲(chǔ)器舉例CPU的地址總線的地址總線16根根(A15A0，A0為低位為低位)；雙向數(shù)據(jù)；雙向數(shù)據(jù)總線總線8根根(D7D0)，控制總線

18、中與主存有關(guān)的信號(hào)有：，控制總線中與主存有關(guān)的信號(hào)有：MREQ，R/W。主存地址空間分配如下：主存地址空間分配如下：08191為系統(tǒng)程序區(qū)，由只讀存儲(chǔ)芯片組成；為系統(tǒng)程序區(qū)，由只讀存儲(chǔ)芯片組成；819232767為用戶程序區(qū)；最后為用戶程序區(qū)；最后(最大地址最大地址)2K地地址空間為系統(tǒng)程序工作區(qū)。址空間為系統(tǒng)程序工作區(qū)?，F(xiàn)有如下存儲(chǔ)器芯片：現(xiàn)有如下存儲(chǔ)器芯片：EPROM：8K8位位(控制端僅有控制端僅有CS);SRAM：16K1位，位，2K8位，位，4K8位，位，8K8位位.35解解：(1)主存地址空間分布如圖所示主存地址空間分布如圖所示。16根地址線尋址根地址線尋址 64K 0000 FF

19、FFH(65535)EPROM：8K8位位SRAM：16K1位，位，2K8位，位，4K8位，位，8K8位位.00001FFF20007FFFF800FFFF63488請(qǐng)從上述芯片中選擇適當(dāng)芯片設(shè)計(jì)該計(jì)算機(jī)主存儲(chǔ)器，畫請(qǐng)從上述芯片中選擇適當(dāng)芯片設(shè)計(jì)該計(jì)算機(jī)主存儲(chǔ)器，畫出主存儲(chǔ)器邏輯框圖，注意畫出選片邏輯出主存儲(chǔ)器邏輯框圖，注意畫出選片邏輯(可選用門電路可選用門電路及及3 8譯碼器譯碼器74LS138)與與CPU 的連接，說明選哪些存儲(chǔ)的連接，說明選哪些存儲(chǔ)器芯片，選多少片。器芯片，選多少片。36(2)連接電路連接電路片內(nèi)尋址：片內(nèi)尋址：8K芯片芯片片內(nèi)片內(nèi)13根根 A12A02K芯片芯片片內(nèi)片內(nèi)11根根 A10A0片間尋址：片間尋址：前前32K A15A14A13 0 0 0 0 0 1 0 1 0 0 1 1最后最后2K 1 1 1 加加 A12A11 1 100001FFF2000 3FFF6000 7FFFF800FFFF4000 5FFF63488