題型：一、單項選擇題（本大題共10小題，每小題3分，共30分）二、名詞解釋題（本大題共5 小題，每小題3 分，共15 分）三、簡答題（本大題共3小題，每小題5分，共15分）四、計算題（本大題共3小題，每小題10分，共30分）五、論述題（本大題共1小題，共10分）復習提綱：1. Principles of Von Neumann Computers (1) 計算機由運算器、控制器、存儲器、輸入設備和輸出設備五部分組成。(2) 采用存儲程序的方式，程序和數(shù)據(jù)放在同一個存儲器中，指令和數(shù)據(jù)一樣可以送到運算器運算，即由指令組成的程序是可以修改的。(3) 數(shù)據(jù)以二進制碼表示。(4) 指令由操作碼和地址碼組成。(5) 指令在存儲器中按執(zhí)行順序存放，由指令計數(shù)器(即程序計數(shù)器PC)指明要執(zhí)行的指令所在的單元地址，一般按順序遞增，但可按運算結果或外界條件而改變。(6) 機器以運算器為中心，輸入輸出設備與存儲器間的數(shù)據(jù)傳送都通過運算器。2. sign magnitude （原碼）ones complement （反碼）twos complement （補碼）biased （移碼）的表示1.原碼表示法若定點小數(shù)的原碼形式為012n，則原碼表示的定義是式中原是機器數(shù)，是真值例如，+0.1001，則原0.1001-0.1001，則原1.1001對于0，原碼機器中往往有”+0”、”-0”之分，故有兩種形式：+0原=0.000.0-0原=1.000.0 若定點整數(shù)的原碼形式為012n，則原碼表示的定義是采用原碼表示法簡單易懂，但它的最大缺點是加法運算復雜。這是因為，當兩數(shù)相加時，如果是同號則數(shù)值相加；如果是異號，則要進行減法。而在進行減法時還要比較絕對值的大小，然后大數(shù)減去小數(shù)，最后還要給結果選擇符號。為了解決這些矛盾，人們找到了補碼表示法。 2.補碼表示法負數(shù)用補碼表示時，可以把減法轉化為加法。這樣，在計算機中實現(xiàn)起來就比較方便。若定點小數(shù)補碼形式為0.12n，則補碼表示的定義是例如，+0.1011，則補0.1011-0.1011，則補10+10.0000-0.10111.0101對于0，0補0補0.0000(mod 2) 注意，0的補碼表示只有一種形式。采用補碼表示法進行減法運算就比原碼方便得多了。因為不論數(shù)是正還是負，機器總是做加法，減法運算可變?yōu)榧臃ㄟ\算。對定點整數(shù)，補碼表示的定義是3.反碼表示法所謂反碼，就是二進制的各位數(shù)碼0變?yōu)?，1變?yōu)?。對定點小數(shù)，反碼表示的定義為其中n代表數(shù)的位數(shù)。一般情況下，對于正數(shù)0.12n則反0.12n對于負數(shù) 0.12n ，則有對于0，有0反和0反之分：0反0.00.00反1.11.1我們比較反碼與補碼的公式反(22n)補2可得到補反2n(2.12)這就是通過反碼求補碼的重要公式。這個公式告訴我們，若要一個負數(shù)變補碼，其方法是符號位置1，其余各位0變1，1變0，然后在最末位(2-n)上加1。對定點整數(shù)，反碼表示的定義為4.移碼表示法移碼通常用于表示浮點數(shù)的階碼。由于階碼是個n位的整數(shù)，所以假定定點整數(shù)移碼形式為 012n時，對定點整數(shù)，移碼的定義是移2n2n2n(2.14)若階碼數(shù)值部分為5位，以表示真值，則移2525 25 例如，當正數(shù)10101 時，移1，10101 ；當負數(shù)10101 時，移2525101010，01011。移碼中的逗號不是小數(shù)點，而是表示左邊一位是符號位。顯然，移碼中符號位0表示的規(guī)律與原碼、補碼、反碼相反。小結：上面的數(shù)據(jù)四種機器表示法中，移碼表示法主要用于表示浮點數(shù)的階碼。例4將十進制真值(127，1，0，1，127)列表表示成二進制數(shù)及原碼、反碼、補碼、移碼值。 解：二進制真值及其諸碼值列于下表，其中0在原反中有兩種表示。由表中數(shù)據(jù)可知，補碼值與移碼值差別僅在于符號位不同。例5設機器字長16位，定點表示，尾數(shù)15位，數(shù)符1位，問：(1)定點原碼整數(shù)表示時，最大正數(shù)是多少?最小負數(shù)是多少?(2)定點原碼小數(shù)表示時，最大正數(shù)是多少?最小負數(shù)是多少?； 解：(1)定點原碼整數(shù)表示最大正數(shù)值(2151)10(32767)100111 111 111 111 111 最小負數(shù)值(2151)10(32767)101111 111 111 111 111(2)定點原碼小數(shù)表示最大正數(shù)值(1215)10(0.111.11)2最小負數(shù)值(1215)10(0.111.11)23. 溢出（overflow）4. Floating Point Representation(浮點表示)，尾數(shù)指數(shù)的含義（ Mantissa andExponent），及浮點數(shù)加減運算5. 存儲系統(tǒng)的特性及其分類 計算機系統(tǒng)中的存儲器系統(tǒng)是指：主存儲器和外存儲器。3.1.1 存儲器特性：構成存儲器的存儲介質，目前主要采用半導體器件和磁性材料。由若干個存儲元組成一個存儲單元，然后再由許多存儲單元組成一個存儲器。 按存儲器的讀寫功能分 只讀存儲器(ROM)：存儲的內容是固定不變的，只能讀出而不能寫入的半導體存儲器。隨機讀寫存儲器(RAM)：既能讀出又能寫入的半導體存儲器。 按信息的可保存性分 非永久記憶的存儲器：斷電后信息即消失的存儲器。永久記憶性存儲器：斷電后仍能保存信息的存儲器。6. 存儲器的字位擴展（Expansion of Memory） Bit Expansion (位擴展) 1k*4bit RAM-1k*8bit RAM Word Expansion (字擴展) 1k*4bit RAM-2k*4bit RAM Bit-Word Expansion(字位同時擴展 1k*4bit RAM-2k*8bit RAM 7. DRAM 的刷新（Refreshing） (1) DRAM的刷新 不管是哪一種動態(tài)RAM，都是利用電容存儲電荷的原理來保存信息的，由于電容會逐漸放電，所以，對動態(tài)RAM必須不斷進行讀出和再寫入，以使泄放的電荷受到補充，也就是進行刷新。 動態(tài)MOS存儲器采用“讀出”方式進行刷新, 先將原存信息讀出，再由刷新放大器形成原信息并重新寫入。(2) 刷新周期 從上一次對整個存儲器刷新結束到下一次對整個存儲器全部刷新一遍為止，這一段時間間隔叫刷新周期。一般為2ms, 4ms, 8ms。(3) 刷新方式常用的刷新方式有三種: 集中式、分散式、異步式。集中式刷新：在整個刷新間隔內，前一段時間重復進行讀/寫周期或維持周期，等到需要進行刷新操作時，便暫停讀/寫或維持周期，而逐行刷新整個存儲器，它適用于高速存儲器。圖3.14(a) 集中刷新方式分散式刷新：把一個存儲系統(tǒng)周期tc分為兩半，周期前半段時間tm用來讀/寫操作或維持信息，周期后半段時間tr作為刷新操作時間。這樣，每經(jīng)過128個系統(tǒng)周期時間，整個存儲器便全部刷新一遍。圖3.14(b) 分散刷新方式異步式刷新方式是前兩種方式的結合。同學們可以自己畫畫它的刷新周期圖。8. Cache 的三種映射（Mapping）方式，替換策略，寫策略 主存與cache的地址映射cache的容量很小，它保存的內容只是主存內容的一個子集，且cache與主存的數(shù)據(jù)交換是以塊為單位。地址映射即是應用某種方法把主存地址定位到cache中。地址映射方式有全相聯(lián)方式、直接方式和組相聯(lián)方式三種 1.全相聯(lián)映射方式主存中一個塊的地址與塊的內容一起存于cache的行中，其中塊地址存于cache行的標記部分中。這種方法可使主存的一個塊直接拷貝到cache中的任意一行上，非常靈活。它的主要缺點是比較器電路難于設計和實現(xiàn)，因此只適合于小容量cache采用。全相聯(lián)映射的示意圖演示：2.直接映射方式這也是一種多對一的映射關系，但一個主存塊只能拷貝到cache的一個特定行位置上去。cache的行號i和主存的塊號j有如下函數(shù)關系：i=j mod m （m為cache中的總行數(shù)）直接映射方式的示意圖演示：本屏演示的是直接相聯(lián)映射的Cache組織，示意圖中Cache為8行，主存為256塊，主存的每一塊只可映射到Cache特定一行中。如圖B0、B8 B8K主存塊只可映射到Cache的第0塊，B7、B15B8K+7只可映射到Cache的第7塊。至于為何B0、B8B255映射到L0，而不是B0、B1B31映射到L0是因為基于程序局部性原理直接映射方式的優(yōu)點是硬件簡單，成本低。缺點是每個主存塊只有一個固定的行位置可存放，容易產生沖突。因此適合大容量cache采用。3.組相聯(lián)映射方式這種方式是前兩種方式的折衷方案。它將Cache分成u組，每組v行，主存塊存放到哪個組是固定的，至于存到該組哪 一行是靈活的，即有如下函數(shù)關系：mu×v 組號 qj mod u組相聯(lián)映射的示意圖演示：本屏演示的是組相聯(lián)Cache的檢索過程，示意圖中Cache為8行，主存為256塊。主存的每一塊可以存入Cache特定一組的任意行中。如圖，B0、B4到B252可以存入Cache的S0組的任意一行中。B1、B5到B253可以存入Cache的S1組的任意一行中。同理對B2、B6到B254及其它。組相聯(lián)映射方式中的每組行數(shù)v一般取值較小，這種規(guī)模的v路比較器容易設計和實現(xiàn)。而塊在組中的排放又有一定的靈活性，沖突減少。替換策略:當一個新的主存塊要調入到cache，而允許存放此塊的行位置都被其它主存塊占滿時，就要產生替換，因為cache工作原理要求它應盡量保存最新的數(shù)據(jù)。替換問題與cache的組織方式緊密相關(1)對于采用直接映射方式的cache來說： 因一個主存塊只有一個特定的行位置可存放，所以問題解決很簡單，把此特定行位置上的原主存塊妥善處理后，換出Cache即可。(2)對于全相聯(lián)的cache來說，它的全部行都是可被替換的特定行；而組相聯(lián)的cache中同組各路的行都是可被替換的特定行這樣就要從允許存放新主存塊的若干特定行中選取一行換出。 如何選取就涉及到替換策略或稱替換算法的采用。以硬件實現(xiàn)的常用算法主要有以下四種。 1).先進先出（FIFO）算法 2). 最不經(jīng)常使用LFU 3.LRU算法是將近期內長久未被訪問過的行換出。4).隨機替換寫策略:因為cache的內容是部分主存內容的副本，應該與主存內容保持一致。而CPU對cache的寫入更改了cache內容，如何與主存內容保持一致就有幾種寫操作工作方式可供選擇，統(tǒng)稱為寫策略。 寫直達法 寫回法 寫一次法9. 指令的尋址方式，操作數(shù)的尋址方式（Immediate，Direct，Indirect，Register， Register Indirect，Relative Addressing（相對尋址），Indexing Addressing（變址尋址），Base Addressing（基址尋址）,Stack, Implicit Address(隱含尋址）) 指令的尋址方式尋址方式分為兩類，既指令尋址方式和數(shù)據(jù)尋址方式，前者比較簡單，后者比較復雜。指令的尋址方式有兩種，一種是順序尋址方式，另一種是跳躍尋址方式。1.順序尋址方式指令地址在內存中按順序安排，當執(zhí)行一段程序時，通常是一條指令接一條指令的順序執(zhí)行。從存儲器取出第一條指令，然后執(zhí)行這條指令；接著從存儲器取出第二條指令，在執(zhí)行第二條指令；接著再取出第三條指令這種程序順序執(zhí)行的過程，我們稱為指令的順序尋址方式。為此，必須使用程序計數(shù)器（又稱指令指針寄存器）PC來計數(shù)指令的順序號，該順序號就是指令在內存中的地址。2.跳躍尋址方式 當程序轉移執(zhí)行的順序時，指令的尋址就采取跳躍尋址方式。所謂跳躍，是指下條指令的地址碼不是由程序計數(shù)器給出，而是由本條指令給出。程序跳躍后，按新的指令地址開始順序執(zhí)行。指令計數(shù)器的內容也必須相應改變，以便及時跟蹤新的指令地址。采用指令跳躍尋址方式，可以實現(xiàn)程序轉移或構成循環(huán)程序，從而能縮短程序長度，或將某些程序作為公共程序引用。指令系統(tǒng)中的各種條件轉移或無條件轉移指令，就是為了實現(xiàn)指令的跳躍尋址而設置的。4.3.2 操作數(shù)尋址方式形成操作數(shù)的有效地址的方法，稱為操作數(shù)的尋址方式。例如，一種單地址指令的結構如下所示，其中用X，I，D各字段組成該指令的操作數(shù)地址。操作碼OP變址X間址I形式地址D指令中操作數(shù)字段的地址碼是由形式地址和尋址方式特征位等組合形成，因此，一般來說，指令中所給出的地址碼，并不是操作數(shù)的有效地址。 因此，尋址過程就是把操作數(shù)的形式地址，變換為操作數(shù)的有效地址的過程。 1.隱含尋址 在指令中不明顯的給出而是隱含著操作數(shù)的地址。例如，單地址的指令格式，沒有在地址字段中指明第二操作數(shù)地址，而是規(guī)定累加寄存器AC作為第二操作數(shù)地址，AC對單地址指令格式來說是隱含地址。2.立即尋址指令的地址字段指出的不是操作數(shù)的地址，而是操作數(shù)本身。這種方式的特點是指令執(zhí)行時間很短，不需要訪問內存取數(shù)。例如：單地址的移位指令格式為 OP(移位)FD這里D不是地址，而是一個操作數(shù)。F為標志位，當F1，操作數(shù)進行右移；當F0時，操作數(shù)進行左移。3.直接尋址直接尋址特點是：在指令格式的地址字段中直接指出操作數(shù)在內存的地址D。采用直接尋址方式時，指令字中的形式地址D就是操作數(shù)的有效地址E，既ED。因此通常把形式地址D又稱為直接地址。此時，由尋址模式給予指示。如果用S表示操作數(shù)，那么直接尋址的邏輯表達式為 S（E）（D）4.間接尋址間接尋址的情況下，指令地址字段中的形式地址D不是操作數(shù)的真正地址，而是操作數(shù)地址的指示器，D單元的內容才是操作數(shù)的有效地址。間接尋址方式是早期計算機中經(jīng)常采用的方式，但由于兩次訪存，影響指令執(zhí)行速度，現(xiàn)在已不大使用。5.寄存器尋址，6.寄存器間接尋址7.基址尋址8. 變址尋址9.相對尋址10. 寄存器的分類及作用在CPU中至少要有六類寄存器。1.數(shù)據(jù)緩沖寄存器（DR）數(shù)據(jù)緩沖寄存器用來暫時存放由內存儲器讀出的一條指令或一個數(shù)據(jù)字；反之，當向內存存入一條指令或一個數(shù)據(jù)字時，也暫時將它們存放在數(shù)據(jù)緩沖寄存器中。緩沖寄存器的作用是：(1)作為CPU和內存、外部設備之間信息傳送的中轉站；(2)補償CPU和內存、外圍設備之間在操作速度上的差別；(3)在單累加器結構的運算器中，數(shù)據(jù)緩沖寄存器還可兼作為操作數(shù)寄存器。2.指令寄存器（IR）指令寄存器用來保存當前正在執(zhí)行的一條指令。3.程序計數(shù)器（PC）為了保證程序能夠連續(xù)地執(zhí)行下去，CPU必須具有某些手段來確定下一條指令的地址。而程序計數(shù)器正是起到這種作用，所以通常又稱為指令計數(shù)器。程序計數(shù)器的結構應當是具有寄存信息和計數(shù)兩種功能的結構。4.地址寄存器（AR）地址寄存器用來保存當前CPU所訪問的內存單元的地址。5.累加寄存器（AC）簡稱為累加器，是一個通用寄存器。其功能是：當運算器的算術邏輯單元(ALU)執(zhí)行算術或邏輯運算時，為ALU提供一個工作區(qū)。累加寄存器暫時存放ALU運算的結果信息。顯然，運算器中至少要有一個累加寄存器。6.狀態(tài)條件寄存器（PSW）狀態(tài)條件寄存器保存由算術指令和邏輯指令運行或測試的結果建立的各種條件碼內容，因此，狀態(tài)條件寄存器是一個由各種狀態(tài)條件標志拼湊而成的寄存器。11. 指令周期 （Instruction Cycle）指令周期：CPU從內存取出一條指令并執(zhí)行這條指令的時間總和。CPU周期：又稱機器周期，CPU訪問一次內存所花的時間較長，因此用從內存讀取一條指令字的最短時間來定義。時鐘周期：通常稱為節(jié)拍脈沖或T周期。一個CPU周期包含若干個時鐘周期。下圖示出了采用定長CPU周期的指令周期示意圖。12. 指令流水的基本概念（Instruction pipelining） 為提高處理器執(zhí)行指令的效率，把一條指令的操作分為多個細小的步驟，每個步驟由專門的電路完成。13. 流水線時空圖，流水線的相關概念及三個參數(shù)：吞吐率、加速比和效率。 流水線性能 吞吐率: 單位時間內 流水線所完成指令 或 輸出結果的數(shù)量, 設 m段的流水線各段時間為t, 實際吞吐率, 連續(xù)處理 n 條指令的吞吐率為 加速比：效率：14. 硬布線（Hardwired）控制器的設計思想硬布線控制器是一種由門電路和觸發(fā)器構成的復雜樹形邏輯網(wǎng)絡。 又稱為組合邏輯控制方式15. 微程序，微指令，微命令，微操作的概念微程序: 實現(xiàn)一條機器指令功能的許多條微指令組成的序列微指令：把該指令所需的各種控制命令信號匯集在一起編碼形成的微命令：控制部件通過控制線向執(zhí)行部件發(fā)出的各種控制命令微操作：執(zhí)行部件接受微命令所執(zhí)行的操作16. 微程序控制器結構圖微程序控制器由指令寄存器、程序計數(shù)器、程序狀態(tài)字寄存器、時序系統(tǒng)、控制存儲器、微指令寄存器以及微地址形成電路，微地址寄存器組成。17. 微程序流程及微指令字的設計 18. 水平型，垂直型微指令一次能定義并執(zhí)行多個并行操作微命令的微指令，叫做水平型微指令，一般格式如下垂直型微指令：微指令中設置微操作碼字段，采用微操作碼編譯法，由微操作碼規(guī)定微指令的功能 。水平型微指令與垂直型微指令的比較： (1)水平型微指令并行操作能力強，效率高，靈活性強，垂直型微指令則較差。(2)水平型微指令執(zhí)行一條指令的時間短，垂直型微指令執(zhí)行時間長。(3)由水平型微指令解釋指令的微程序，微指令字較長而微程序短。垂直型微指令相反。(4)水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對來說，比較容易掌握。19. 總線的仲裁（Arbitration）。 系統(tǒng)中多個設備或模塊可能同時申請對總線的使用權，為避免產生總線沖突，需要由總線仲裁機構合理地控制和管理系統(tǒng)中需要占用總線的申請者，在多個申請者同時提出總線請求時，以一定的優(yōu)先算法仲裁哪個應獲得對總線的使用權。按總線仲裁電路的位置不同，可分為集中式仲裁和分布式仲裁兩類；集中式總線仲裁的控制邏輯基本在一處，需要中央仲裁器，分為：鏈式查詢方式、計數(shù)器定時查詢方式、獨立請求方式。分布式總線仲裁不需要中央仲裁器，每個潛在的主方功能模塊都有自己的仲裁號和仲裁器。顯然分布式仲裁是以優(yōu)先仲裁策略為基礎。20. 總線定時（Timing）?？偩€的一次信息傳送過程分為五個階段：請求總線、總線仲裁、尋址目的地址、信息傳送、狀態(tài)返回。為同步主方、從方的操作，必須制定定時協(xié)議。定時方式：（1）同步定時：事件出現(xiàn)在總線上的時刻由總線時鐘信號來確定。適用于總線長度較短、各功能模塊存取時間比較接近的情況。同步定時具有較高的傳輸頻率。（2）異步定時：一事件出現(xiàn)在總線上的時刻取決于前一事件的出現(xiàn)。不需要統(tǒng)一的公共時鐘信號?？偩€周期的長度是可變的。優(yōu)點：允許快速和慢速的功能模塊都能連接到同一總線上。缺點：增加總線的復雜性和成本。21. 中斷（Interrupt），DMA,通道（Channel） 中斷：當出現(xiàn)需要時，CPU暫時停止當前程序的執(zhí)行轉而執(zhí)行處理新情況的程序和執(zhí)行過程。DMA：又稱直接內存訪問，DMA控制器從CPU完全接管對總線的控制，數(shù)據(jù)交換不經(jīng)CPU，而直接在內存和輸入輸出設備之間進行。在此方式下，系統(tǒng)的速度會大大增加。通道：1、傳輸信息的數(shù)據(jù)通路 2、計算機系統(tǒng)中傳送信息和數(shù)據(jù)的裝置。類型：選擇通道、數(shù)組多路通道、字節(jié)多路通道。22. Flynn 分類法的四種分類方式 Flynn 分類法是根據(jù)指令流（機器執(zhí)行指令序列）、數(shù)據(jù)流（指令流調用的數(shù)據(jù)序列）、多倍性（在系統(tǒng)結構的流程瓶頸上同時執(zhí)行的指令）將系統(tǒng)結構分為：sisd單指令流單數(shù)據(jù)流 simd單指令流多數(shù)據(jù)流 misd多指令流單數(shù)據(jù)流 mimd多指令流多數(shù)據(jù)流23. 并行處理系統(tǒng)的體系結構(SMP（對稱多處理）, Clusters, NUMA（非均勻存儲器存取）, Vector processor)的特點對稱多處理具有以下特征：1有兩個或者更多功能相似的處理器。2這些處理器共享同一個主存儲器和I/O設備，它們之間通過通信總線或內部連接交換信息。3. 所有處理器都可執(zhí)行相同的功能（因此稱為對稱）。對稱多處理技術不僅指計算機硬件結構，而且也反映該硬件結構的操作系統(tǒng)管理。Clusters：絕對的可擴展性 增量的可擴展性 高可用性 優(yōu)異的性價比NUMA（非均勻存儲器）：NUMA的目標是維護一個透明的、系統(tǒng)范圍的存儲器，并準許有多個處理器結點，每個結點有自己的總線或其他內部互連系統(tǒng)Vector processor特點：每條指令在不同處理器的不同數(shù)據(jù)集上執(zhí)行