《讓您做第一時(shí)間的知訊人》由會(huì)員分享，可在線閱讀，更多相關(guān)《讓您做第一時(shí)間的知訊人（54頁珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、微計(jì)算機(jī)總線,總線出現(xiàn)的背景：,計(jì)算機(jī)部件要具有通用性，適應(yīng)不同系統(tǒng)與不同用戶的需求，設(shè)計(jì)必須模塊化。 計(jì)算機(jī)部件產(chǎn)品(模塊)供應(yīng)出現(xiàn)多元化。 模塊之間的聯(lián)接關(guān)系要標(biāo)準(zhǔn)化，使模塊具有通用性。 模塊設(shè)計(jì)必須基于一種大多數(shù)廠商認(rèn)可的模塊聯(lián)接關(guān)系，即一種總線標(biāo)準(zhǔn)。,總線的標(biāo)準(zhǔn),總線是一類信號(hào)線的集合是模塊間傳輸信息的公共通道，通過它，計(jì)算機(jī)各部件間可進(jìn)行各種數(shù)據(jù)和命令的傳送。 為使不同供應(yīng)商的產(chǎn)品間能夠互換，給用戶更多的選擇，總線的技術(shù)規(guī)范要標(biāo)準(zhǔn)化。 總線的標(biāo)準(zhǔn)制定要經(jīng)周密考慮，要有嚴(yán)格的規(guī)定。,總線的標(biāo)準(zhǔn),總線標(biāo)準(zhǔn)（技術(shù)規(guī)范）包括以下幾部分： 機(jī)械結(jié)構(gòu)規(guī)范：模塊尺寸、總線插頭、總線接插件以及按裝尺

2、寸均有統(tǒng)一規(guī)定。 功能規(guī)范：總線每條信號(hào)線（引腳的名稱）、功能以及工作過程要有統(tǒng)一規(guī)定。 電氣規(guī)范：總線每條信號(hào)線的有效電平、動(dòng)態(tài)轉(zhuǎn)換時(shí)間、負(fù)載能力等。,總線的發(fā)展情況,S-100總線：產(chǎn)生于1975年，第一個(gè)標(biāo)準(zhǔn)化總線，為微計(jì)算機(jī)技術(shù)發(fā)展起到了推動(dòng)作用。 IBM-PC個(gè)人計(jì)算機(jī)采用總線結(jié)構(gòu)（Industry Standard Architecture, ISA)并成為工業(yè)化的標(biāo)準(zhǔn)。先后出現(xiàn)8位ISA總線、16位ISA總線以及后來兼容廠商推出的EISA（Extended ISA)32位ISA總線。,總線的發(fā)展情況,為了適應(yīng)微處理器性能的提高及I/O模塊更高吞吐率的要求，出現(xiàn)了VL-Bus(VE

3、SA Local Bus)和PCI(Peripheral Component Interconnect,PCI）總線。 適合小型化要求的PCMCIA(Personal Computer Memory Card International Association)總線，用于筆記本計(jì)算機(jī)的功能擴(kuò)展。,總線的指標(biāo),計(jì)算機(jī)主機(jī)性能迅速提高,各功能模塊性能也要相應(yīng)提高,這對(duì)總線性能提出更高的要求。總線主要技術(shù)指標(biāo)有幾方面： 總線寬度：一次操作可以傳輸?shù)臄?shù)據(jù)位數(shù)，如S100為8位，ISA為16位，EISA為32位，PCI-2可達(dá)64位?？偩€寬度不會(huì)超過微處理器外部數(shù)據(jù)總線的寬度。,總線的指標(biāo),總數(shù)工作頻率

4、：總線信號(hào)中有一個(gè)CLK時(shí)鐘，CLK越高每秒鐘傳輸?shù)臄?shù)據(jù)量越大。ISA、EISA為8MHz，PCI為33.3MHz, PCI-2可達(dá)達(dá)66.6MHz。 單個(gè)數(shù)據(jù)傳輸周期：不同的傳輸方式，每個(gè)數(shù)據(jù)傳輸所用CLK周期數(shù)不同。ISA要2個(gè)，PCI用1個(gè)CLK周期。這決定總線最高數(shù)據(jù)傳輸率。,5. 總線的分類與層次,系統(tǒng)總線：是微處理器芯片對(duì)外引線信號(hào)的延伸或映射，是微處理器與片外存儲(chǔ)器及I/0接口傳輸信息的通路。系統(tǒng)總線信號(hào)按功能可分為三類： 地址總線（Where）：指出數(shù)據(jù)的來源與去向。地址總線的位數(shù)決定了存儲(chǔ)空間的大小。,5. 總線的分類與層次,系統(tǒng)總線： 數(shù)據(jù)總線（What）提供模塊間傳輸數(shù)據(jù)

5、的路徑，數(shù)據(jù)總線的位數(shù)決定微處理器結(jié)構(gòu)的復(fù)雜度及總體性能。 控制總線（When）：提供系統(tǒng)操作所必需的控制信號(hào)，對(duì)操作過程進(jìn)行控制與定時(shí)。,5. 總線的分類與層次,擴(kuò)充總線：亦稱設(shè)備總線，用于系統(tǒng)I/O擴(kuò)充。與系統(tǒng)總線工作頻率不同，經(jīng)接口電路對(duì)系統(tǒng)總統(tǒng)信號(hào)緩沖、變換、隔離，進(jìn)行不同層次的操作（ISA、EISA、MCA) 局部總線：擴(kuò)充總線不能滿足高性能設(shè)備（圖形、視頻、網(wǎng)絡(luò)）接口的要求，在系統(tǒng)總線與擴(kuò)充總線之間插入一層總線。由于它經(jīng)橋接器與系統(tǒng)總線直接相連，因此稱之為局部總線（PCI）。,總線層次結(jié)構(gòu),微處理器,,橋與RAM 控制器,,Cache,,,,,,聲音處理,視頻接口,LAN,SCSI

6、,擴(kuò)充總 線接口,基本I/O 接口,圖形設(shè) 備接口,,PCI Local Bus,,,,,,,,,,,,,,,,,,,,,,,,,,ISA/EISA Micro channel,,,,,,,,,,,,,,,,,,,DRAM,6.總線操作,總線一個(gè)操作過程是完成兩個(gè)模塊之間傳送信息，啟動(dòng)操作過程的是主模塊，另外一個(gè)是從模塊。某一時(shí)刻總線上只能有一個(gè)主模塊占用總線。 總線的操作步驟： 主模塊申請(qǐng)總線控制權(quán)，總線控制器進(jìn)行裁決。,6.總線操作,總線的操作步驟： 主模塊得到總線控制權(quán)后尋址從模塊，從模塊確認(rèn)后進(jìn)行數(shù)據(jù)傳送。 數(shù)據(jù)傳送的錯(cuò)誤檢查。,6.總線操作,總線定時(shí)協(xié)議：定時(shí)協(xié)議可保證數(shù)據(jù)傳輸?shù)碾p方

7、操作同步，傳輸正確。定時(shí)協(xié)議有三種類型：,6.總線操作,同步總線定時(shí)：總線上的所有模塊共用同一時(shí)鐘脈沖進(jìn)行操作過程的控制。各模塊的所有動(dòng)作的產(chǎn)生均在時(shí)鐘周期的開始，多數(shù)動(dòng)作在一個(gè)時(shí)鐘周期中完成。 異步總線定時(shí)：操作的發(fā)生由源或目的模塊的特定信號(hào)來確定?？偩€上一個(gè)事件發(fā)生取決前一事件的發(fā)生，雙方相互提供聯(lián)絡(luò)信號(hào)。,,,,,,,,,,,,,,時(shí)鐘,,,,,,讀,,,,,,,,,,,地址,,,,,,應(yīng)答,,,,,,,,,,,,數(shù)據(jù),,,,讀,,,,,,,,,,,,,,,,,,,地址,,,,,,,,,,,,MSYN,數(shù)據(jù),SSYN,同步總線定時(shí)圖,異步總線定時(shí)圖,,,,,6.總線操作,總線定時(shí)協(xié)議 半

8、同步總線定時(shí)：總線上各操作的時(shí)間間隔可以不同，但必須是時(shí)鐘周期的整數(shù)倍，信號(hào)的出現(xiàn),采樣與結(jié)束仍以公共時(shí)鐘為基準(zhǔn)。ISA總線采用此定時(shí)方法。,6.總線操作,數(shù)據(jù)傳輸類型：分單周方式和突發(fā)(burst)方式。 單周期方式：一個(gè)總線周期只傳送一個(gè)數(shù)據(jù)。,地址線,地址,,,,,,,,,數(shù)據(jù)線,數(shù)據(jù),,,,,,,,,,,尋址,,,,信息傳送,,總線占用期間,,,,,單周期數(shù)據(jù)傳送方式,6.總線操作,數(shù)據(jù)傳輸類型： 突發(fā)方式：取得主線控制權(quán)后進(jìn)行多個(gè)數(shù)據(jù)的傳輸。尋址時(shí)給出目的地首地址，訪問第一個(gè)數(shù)據(jù)，數(shù)據(jù)2、3到數(shù)據(jù)n的地址在首地址基礎(chǔ)上按一定規(guī)則自動(dòng)尋址（如自動(dòng)加1）。,地址線,地址,,,,,,,,,

9、,,,,無效,數(shù)據(jù)線,數(shù)據(jù)1,,,,,,,,,數(shù)據(jù)2,,,,,,,,,數(shù)據(jù)3,,,,,,,,,數(shù)據(jù)n,,,,,,,,,,,,,,尋址,,總線占用期間,信息傳送,,,,,,,,突發(fā)數(shù)據(jù)傳送方式,7.總線仲裁,基本概念 總線上可以連接多個(gè)主模塊，它們均可占用總線傳送數(shù)據(jù)。當(dāng)出現(xiàn)多個(gè)主模塊申請(qǐng)占用總線時(shí)，要進(jìn)行仲裁，將總線控制權(quán)交給一個(gè)主模塊?？偩€仲裁的主要方法有分布式仲裁與集中式仲裁兩種方法。,7.總線仲裁,菊花鏈?zhǔn)椒植即锌偩€仲裁：每個(gè)主模塊包含有總線控制邏輯，多個(gè)主模塊分享總線。 所有主模塊總線請(qǐng)求“線或”在一起，CPU響應(yīng)信號(hào)級(jí)聯(lián)傳播，占用總線的模塊發(fā)出忙信號(hào)。此方法優(yōu)先級(jí)排定，靈活性差。

10、,總線應(yīng)答,主設(shè)備1,主設(shè)備2,總線請(qǐng)求,忙信號(hào),,,,應(yīng)答 應(yīng)答,,,,,,,,,,,CPU,,,菊花鏈?zhǔn)娇偩€仲裁,7.總線仲裁,集中式并行總線仲裁 有一個(gè)集中的總線仲裁邏輯，各主模塊的請(qǐng)求及響應(yīng)信號(hào)獨(dú)立。仲裁邏輯進(jìn)行優(yōu)先級(jí)判斷，可有不同的仲裁策略。,總線應(yīng)答,主設(shè)備1,主設(shè)備2,總線請(qǐng)求,忙,,,,CPU,集中式并行總線仲裁,總線請(qǐng)求1,忙信號(hào),,,,,總線請(qǐng)求1,總線應(yīng)答1,總線應(yīng)答2,,,,,總 線 仲 裁 邏 輯 電 路,,,,,,,,,,,,,,:,,,,ISA總線原理,ISA總線概況: ISA總線來源于IBM-PC微計(jì)算機(jī)。開始時(shí)PC機(jī)面向個(gè)人及辦公室，定義了8位的IS

11、A總線結(jié)構(gòu)，對(duì)外公開，成為標(biāo)準(zhǔn)（ISO ISA標(biāo)準(zhǔn)）。第三方開發(fā)出許多ISA擴(kuò)充板卡，推動(dòng)了PC機(jī)的發(fā)展。1984年推出IBM-PC/AT系統(tǒng)，ISA從8位擴(kuò)充到16位，地址線從20條擴(kuò)充到24條。,ISA總線原理,62芯8位基本ISA插槽,36芯16位擴(kuò)充ISA插槽,,,,,,,ISA總線插槽示意圖,,ISA總線引線示意圖,總線 基本 信號(hào),,,BACK OSC RESET,總線 訪問 信號(hào),SA19SA0,BALE AEN SMEMR# SMEMW# IOR# IOW#,,,總線控 制信號(hào),總線 訪問 信號(hào),LA23LA17 SBHE# MEMR#

12、MEME#,DACK3#DACK1# T/C,總線控 制信號(hào),DACK7#DACK5# DACK0# MASTER,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,總線 訪問 信號(hào),,SD7SD0 I/O CHRDY I/OCHCK# NOWS#,IRQ7IRQ3 DRQ3DRQ1,SD15SD8 MEMCS16# IOCS16#,IRQ15、IRQ14、 DRQ12DRQ9 DRQ7DRQ5 DRQ0,,總線控 制信號(hào),,,,,,,,,,,,,,總線訪 問信號(hào),總線控 制信號(hào),,,,,ISA總線原理,ISA總線引線定義：主要信號(hào)

13、說明 RESET、BCLK：復(fù)位及總線基本時(shí)鐘，BLCK=8MHz。 SA19-SA0：存儲(chǔ)器及I/O空間20位地址，帶鎖存。 LA23-LA17：存儲(chǔ)器及I/O空間20位地址，不帶鎖存。,ISA總線原理,ISA總線引線定義：主要信號(hào)說明 BALE：總線地址鎖存，外部鎖存器的選通。 AEN：地址允許，表明CPU讓出總線，DMA開始。 SMEMR#、SMEMW#：8位ISA存儲(chǔ)器讀寫控制。,ISA總線原理,ISA總線引線定義：主要信號(hào)說明 MEMR#、MEMW#：16位ISA存儲(chǔ)器讀寫控制。 SD15-SD0：數(shù)據(jù)總線，訪問8位ISA卡時(shí)高8位自動(dòng)傳送到SD7-SD0。 SBHE#：高字節(jié)允許，

14、打開SD15-SD8數(shù)據(jù)通路。 MEMCS16#、IOCS16#：ISA卡發(fā)出此信號(hào)確認(rèn)可以進(jìn)行16位傳送。,ISA總線原理,ISA總線引線定義：主要信號(hào)說明 I/OCHRDY：ISA卡準(zhǔn)備好，可控制插入等待周期。 NOWS#：不需等待狀態(tài)，快速ISA發(fā)出不同插入等待。 I/OCHCK#：ISA卡奇偶校驗(yàn)錯(cuò)。 IRQ15、IRQ14、IRQ12-IRQ9、IRQ7-IRQ3： 中斷請(qǐng)求。,ISA總線原理,ISA總線引線定義：主要信號(hào)說明 DRQ7-DRQ5 、DRQ3-DRQ0： ISA卡DMA請(qǐng)求。 DACK7#-DACK5#、DACK3#-DACK0#：DMA請(qǐng)求響應(yīng)。 MASTER#：I

15、SA主模塊確立信號(hào)，ISA發(fā)出此信號(hào)，與主機(jī)內(nèi)DMAC配合使ISA卡成為主模塊，全部控制總線。,PCI總線原理,PCI總線的特點(diǎn)： 數(shù)據(jù)總線32位，可擴(kuò)充到64位。 可進(jìn)行突發(fā)（burst)式傳輸。 總線操作與處理器-存儲(chǔ)器子系統(tǒng)操作并行。 總線時(shí)鐘頻率33MHZ或66MHZ，最高傳輸率可達(dá)528MB/S。,PCI總線原理,PCI總線的特點(diǎn)： 中央集中式總線仲裁 全自動(dòng)配置、資源分配、PCI卡內(nèi)有設(shè)備信息寄存器組為系統(tǒng)提供卡的信息，可實(shí)現(xiàn)即插即用（PNP）。 PCI總線規(guī)范獨(dú)立于微處理器，通用性好。 PCI設(shè)備可以完全作為主控設(shè)備控制總線。,PCI總線原理,PCI總線引線：高密度接插件，分基本

16、插座（32位）及擴(kuò)充插座（64位）。,PCI總線引線示意圖,地址和 數(shù)據(jù),,AD31AD0 C/BE#3BE#0,接口控制,FRAME# TRDY# IRTY# STOP# DEVSEL# IDSEL,,,REQ# GNT#,PERR# SERR#,CLK RST#,,,,,,,,,,,,,,,,,,,,64位擴(kuò)充,PAR64 REQ64# ACK64#,INTA# INTB# INTC# INTD#,TD1 TD0 TCK TMS TRST#,,,,,,,,,,,,,出錯(cuò),,,,仲裁,,,,,系統(tǒng),AD63AD32 C/BE#7BE#4,,LOCK#,,,,

17、,,,,,,,,接口控制,,中斷,,JTAG,,,,PAR,,PCI卡,,,PCI總線原理,PCI配置空間：PCI設(shè)備內(nèi)有一個(gè)256B的配置存儲(chǔ)器，為系統(tǒng)提供本設(shè)備的信息及申請(qǐng)系統(tǒng)存儲(chǔ)空間所必需的參數(shù)。 PCI主要設(shè)備信息： 制造商標(biāo)識(shí)（Vendor ID）：PCI組織分配給廠家。 設(shè)備標(biāo)識(shí)（Device ID）：按產(chǎn)品分類給本卡的編號(hào)。,PCI總線原理,PCI配置空間： 分類碼(Class Code):本卡功能的分類碼，如圖卡、顯示卡、解壓卡等。 申請(qǐng)存儲(chǔ)器空間：PCI卡內(nèi)有存儲(chǔ)器、以存儲(chǔ)器編址的寄存器和I/O空間，為使驅(qū)動(dòng)程序和應(yīng)用程序能訪問它們，需申請(qǐng)一段存儲(chǔ)區(qū)域?qū)⑺鼈兌ㄎ?。配置空間的基

18、地址寄存器是專門用于申請(qǐng)存儲(chǔ)器空間的。,PCI總線原理,PCI配置空間： 申請(qǐng)I/O空間：配置空間的基地址寄存器也用來進(jìn)行系統(tǒng)I/O空間的申請(qǐng)。 中斷資源申請(qǐng)：配置空間中的中斷引腳和中斷線用來向系統(tǒng)申請(qǐng)中斷資源。,PCI配置空間分配,31,16,15,0,00H,04H,08H,0CH,10H,14H,18H,1CH,20H,24H,28H,2CH,30H,34H,38H,3CH,,設(shè)備標(biāo)識(shí),制造商標(biāo)識(shí),,狀態(tài),命令,,,,,,,,,,,,,,,,,,,,修正標(biāo)志,分類碼,,,,BIST,頭類型,延遲定時(shí)器,行大小,基地址寄存器,卡總線CIS指針,子系統(tǒng)標(biāo)識(shí),,子系統(tǒng)制造商標(biāo)識(shí),擴(kuò)展ROM基地

19、址,,保留 Reserved,容量指針,保留 Reserved,,,,中斷線,中斷引腳,Max_Lat,Max_Gnt,9. PCI總線原理,PCI總線訪問：以讀操作為例。 PCI總線是半同步方式操作，信號(hào)是否有效由時(shí)鐘CLK的上升邊采樣來確定。 主設(shè)備啟動(dòng)總線周期：首先發(fā)出FRAME#信號(hào)，表明一次訪問（總線周期）開始，地址及操作命令字信號(hào)出現(xiàn)在AD與C/BE#線上。,9. PCI總線原理,PCI總線訪問：以讀操作為例。 從設(shè)備響應(yīng)：對(duì)地址和命令字譯碼后通過發(fā)出DEVSEL#有效信號(hào)進(jìn)行響應(yīng)，通知主設(shè)備，從設(shè)備已經(jīng)被選中。 數(shù)據(jù)讀?。褐髟O(shè)備與從設(shè)備都準(zhǔn)備好即IRDY#及TRDY#均有效，主設(shè)

20、備將數(shù)據(jù)取走。,9. PCI總線原理,PCI總線訪問： 多數(shù)據(jù)傳送周期：PCI支持突發(fā)訪問方式。 主模塊占用一次總線可實(shí)現(xiàn)多個(gè)周期的數(shù)據(jù)訪問。 第一數(shù)據(jù)地址由地址周期給出。 以后地址在此基礎(chǔ)上按AD1、AD0的編碼規(guī)定變化，如AD1、AD0為 00 時(shí)地址線性增加（每次加4）。,9. PCI總線原理,PCI總線訪問： 錯(cuò)誤校驗(yàn)及報(bào)告： PCI總線對(duì)AD線的有效信息都進(jìn)行奇偶校驗(yàn)操作。PAR為校驗(yàn)位，發(fā)送方為AD與C/BE#線（共36位）配好校驗(yàn)值。 接收方在地址周期用SERR#報(bào)告校驗(yàn)結(jié)果，用PERR#報(bào)告數(shù)據(jù)周期校驗(yàn)結(jié)果。,9. PCI總線原理,PCI總線訪問： 配置空間訪問： 配置空間的訪問決定于命令字編碼，在IDSEL線上發(fā)出有效信號(hào)，地址線低8位用于訪問配置空間的256字節(jié)存儲(chǔ)器。 總線仲裁： PCI總線主設(shè)備通過REQ#與GNT#信號(hào)向總線仲裁器申請(qǐng)占用總線并得到確認(rèn)。,