《數(shù)字電路搶答器電路設計》由會員分享，可在線閱讀，更多相關《數(shù)字電路搶答器電路設計（19頁珍藏版）》請在裝配圖網上搜索。

1、《數(shù)字電子技術課程設計》報告 ——數(shù)字電路搶答器電路設計 專 業(yè)： 電子信息工程 班 級： 姓 名： 學 號： 指導教師： 1.課程設計目的 搶答器電路設計方案很多，有用專用芯片設計的、有用復雜可編程邏輯電路設計的、有用單片機設計制作的、也有用可編程控制器完成的，但由于專用電路芯片通常是

2、廠家特殊設計開發(fā)的，一般不易買到或價格較高，用其它方式設計的需要設計者具有相應的理論知識，并要通過仿真器、應用軟件、計算機等輔助設備才能驗證完成，不利于設計者的設計和制作。 而有些實際競賽的場合，只要滿足顯示搶答有效和有效組別即可，故我打算不用所給的參考電路，而用一片74LS297（8位的數(shù)據(jù)鎖存器）來實現(xiàn)此簡易搶答器的功能。這是一個顯示方式簡單、價格低廉、經濟實用的搶答器。在要求不高的場合，能完全符合需要 2、性能指標要求： （1）設計制作一個可容納8組參賽的數(shù)字式槍答器，每組設置一個搶答按鈕供搶答者使用。 （2）根據(jù)數(shù)字式搶答器的功能和使用步驟，設計搶答者的輸入搶答鎖定電路、搶

3、答者序號編碼、譯碼和顯示電路。 （3）設計定時電路，聲、光報警或音樂片驅動電路。 （4）設計控制邏輯電路，起動、復位電路。 （5）設計計分電路，犯規(guī)電路。 3.電路組成框圖 如圖3.1數(shù)字搶答器框圖 如圖3.1所示為總體方框圖。其工作原理為：接通電源后，主持人將開關撥到"清除"狀態(tài)，搶答器處于禁止狀態(tài)，編號顯示器滅燈，定時器顯示設定時間；主持人將開關置“開始”狀態(tài)，宣布"開始"搶答器工作。定時器倒計時，揚聲器給出聲響提示。選手在定時時間內搶答時，搶答器完成：優(yōu)先判斷、編號鎖存、 編號顯示、揚聲器提示。當一輪搶答之后，定時器停止、禁止二次搶答、定時器顯示剩余時間。如果再

4、次搶答必須由主持人再次操作"清除"和"開始"狀態(tài)開關。 4.元器件清單 元件清單： 74LS148 1 74LS279 1 74LS48 3 74LS192 2 NE555 2 74LS00 1 74LS121 1 510Ω 2 1KΩ 9 4.7kΩ 1 5.1kΩ 1 100kΩ 1 10kΩ 1 68kΩ 1 15kΩ 1 0.1uF 1 10uf 2 100uf 1 BUZZER（蜂鳴器） 1 LED 3 開關 9 5. 各功能塊電路圖 5.1搶答器電路設計 參考電路如圖5.11所示。該電

5、路完成兩個功能：一是分辨出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號，同時譯碼顯示電路顯示編號；二是禁止其他選手按鍵操作無效。工作過程：開關S置于"清除"端時，RS觸發(fā)器的 端均為０，４個觸發(fā)器輸出置０，使74LS148的 ＝０，使之處于工作狀態(tài)。當開關S置于"開始"時，搶答器處于等待工作狀態(tài)，當有選手將鍵按下時（如按下S5），74LS148的輸出 經RS鎖存后，1Q=1, =1,74LS48處于工作狀態(tài)，４Q３Q２Q=101,經譯碼顯示為"５"。此外，1Ｑ＝１，使74LS148 ＝１，處于禁止狀態(tài)，封鎖其他按鍵的輸入。當按鍵松開即按下時，74LS148的 此時由于仍為１Ｑ＝１，使 ＝１，所以74

6、LS148仍處于禁止狀態(tài)，確保不會出二次按鍵時輸入信號，保證了搶答者的優(yōu)先性。如有再次搶答需由主持人將Ｓ開關重新置“清除”然后再進行下一輪搶答。74LS148為８線－３線優(yōu)先編碼器，表5.12為其功能表。 如圖5.12 74L148的功能真值表 如圖5.11數(shù)字搶答器電路 由節(jié)目主持人根據(jù)搶答題的難易程度，設定一次搶答的時間，通過預置時間電路對計數(shù)器進行預置，計數(shù)器的時鐘脈沖由秒脈沖電路提供?？深A置時間的電路選用十進制同步加減計數(shù)器74LS192進行設計，具體電路如圖5.13所示。表5.14為74LS192的真值表。 如圖5.13可與知識間的定時電路

7、圖5.14為74LS192的真值表 輸入 輸出 MR 非PL CPU CPD P3 P2 P1 P0 Q3 Q2 Q1 Q0 1 X X X X X X X 0 0 0 0 O 0 X X D C B A D C B A O 1 1 X X X X 加計數(shù) O 1 1 X X X X 減計數(shù) 5.2報警電路 圖5.21報警電路 555定時器和三極管構成的報警電路如圖5.21所示。其中555構成多諧蕩器，振蕩頻率f

8、o＝1．43／［（RI＋2R2）C］，其輸出信號經三極管推動揚聲器。PR為控制信號，當PR為高電平時，多諧振蕩器工作，反之，電路停振。 5.3時序控制電路 如圖5.31 時序控制電路是搶答器設計的關鍵，它要完成以下三項功能： ①主持人將控制開關撥到"開始"位置時，揚聲器發(fā)聲，搶答電路和定時電路進入正常搶答工作狀態(tài)。 ②當參賽選手按動搶答鍵時，揚聲器發(fā)聲，搶答電路和定時電路停止工作。 ③當設定的搶答時間到，無人搶答時，揚聲器發(fā)聲，同時搶答電路和定時電路停止工作。 根據(jù)上面的功能要求以及圖5.11，設計的時序控制電路如圖5.31所示。圖中，門G1 的作用是控

9、制時鐘信號CP的放行與禁止，門G2的作用是控制74LS148的輸人使能端 。圖11、4的工作原理是：主持人控制開關從"清除"位置撥到"開始"位置時，來自于圖11、2中的74LS279的輸出 1Q=0，經G3反相， A＝1，則時鐘信號CP能夠加到74LS192的CPD時鐘輸入端，定時電路進行遞減計時。同時，在定時時間未到時，則"定時到信號"為 1，門G2的輸出 =0，使 74LS148處于正常工作狀態(tài)，從而實現(xiàn)功能①的要求。當選手在定時時間內按動搶答鍵時，1Q＝1，經 G3反相， A＝0，封鎖 CP信號，定時器處于保持工作狀態(tài)；同時，門G2的輸出 =1，74LS148處于禁止工作狀態(tài)，從而實現(xiàn)功

10、能②的要求。當定時時間到時，則"定時到信號"為0， =1，74LS148處于禁止工作狀態(tài)，禁止選手進行搶答。同時， 門G1處于關門狀態(tài)，封鎖 CP信號，使定時電路保持00狀態(tài)不變，從而實現(xiàn)功能③的要求。集成單穩(wěn)觸發(fā)器74LS121用于控制報警電路及發(fā)聲的時間。 5.4電路仿真總圖 經過以上各單元電路的設計，可以得到定時搶答器的整機電路，如圖5.4 如圖5.4電路仿真總圖 6各芯片的功能 6.1 74LS148優(yōu)先編碼器 在優(yōu)先編碼器中，允許同時輸入兩個以上的編碼信號。不過在設計優(yōu)先編碼器已經將所有的輸入信號按 優(yōu)先順序排了隊，當幾個輸入

11、信號同時出現(xiàn)時，只對其中優(yōu)先權最高的一個進行編碼 圖6.1.1給出了8線-3線優(yōu)先編碼器74LS148的邏輯圖。如果不考慮由G1，G2和G3 構成的附加控制電路只有圖中虛線框以內的這一部分。 從圖6.1.1寫出輸出的邏輯式。即得到 6.1.1 為了擴展電路的功能和增加使用的靈活性，再74LS148的 邏輯電路中附加了由門G1，G2 和G3組成的控制電路，其中S非為選通輸入端。只有在S非=0的條件下，編碼器才能正常工作。而在S非=1時，所有的輸出端均被封鎖在高電平。 選通輸出YS非和擴展端YEX非用于擴展編碼功能。由圖2-2-1可知 6.1.2 圖6.1.18線-3線優(yōu)先編

12、碼器74LS148的邏輯圖 從圖6.1.1還可以寫出 6.1.3 這說明只要任何一個編碼輸入端有低電平信號輸入，且S=1，YEX非即為低電平。因此，說YEX非的低電平輸出信號表示‘電路工作’而且有編碼輸入。 根據(jù)式（6.1.1）（6.1.2）和6.1.3，可以列出表6.1.4所示的74LS148的功能表，它的輸入和輸出均以低電平作為有效信號。 表6.1.474LS148的功能表 由表中不難看出，在S非=0電路正常工作狀態(tài)，允許I0—I7當中同時有幾個輸入端為低電平，即有編碼輸入信號，I7非優(yōu)先權最高。I0非的優(yōu)先權最低，當I7非=0時。無論其余輸入端有無輸入信號（表

13、中以X表示），輸出端只給出I7非的編碼，即Y2非與Y1非與Y0非=000。當I7非=1，I6非=0時，無論其余輸入端有無輸入信號，只對I6非編碼，Y2非與Y1非與Y0非=001。其余的輸入狀態(tài)不在這里說了啊。表中出先的3中情況可以用YS非和的YEX非不同狀加以區(qū)分。 74LS148管腳排列圖 6.2 74LS297芯片工作原理 6.21 74LS279片具有鎖存器的功能 其引腳圖6.2.1如下圖所示：74LS1485內部是4個基本RS觸發(fā)器組成的。當有一個人優(yōu)先搶答后其它的就不能搶答了。其它的雖然有電平輸入，但是輸入的電平保持原態(tài)不變，74LS279的內部的4 個基本觸發(fā)器

14、的R輸入端為高電平有效。 圖6.2.1 74LS279的引腳圖A和管腳圖B 6.22 74LS279鎖存電路器 鎖存器電路可以用四R-S鎖存器74LS279組成，74LS279是由四個基本的R-S觸發(fā)器構成的鎖存電路，S非端為直接置“1”端，R非端為直接置“0”端通常情況下輸入端為高電平， 觸發(fā)器處于保持狀態(tài)。 鎖存器參考電路如圖6-2-2所示。圖中R非端接主持人控制開關，搶答前控制開關使鎖存器輸出為0，S1非，S2非，S3非， S4非分別與編碼器的輸出端A1，A2，A3和工作狀態(tài)標志GS聯(lián)接，當有搶答開關按下，編碼器輸出相應的二進制代碼，經鎖存器保持搶答信息，編碼器工作

15、狀態(tài)標志GS使鎖存器輸出Q為“1”，Q聯(lián)接到編碼器74LS148的輸入使能端S封鎖其它路輸入，同時接譯碼器電路74LS247的控制端BI非√RBO，當其為高電平時，譯碼器工作，當其為低電平時，字型全“滅”，Q1，Q2，Q3與譯碼顯示電路的輸入端相連，控制開關為支持人所設，S打向RESET端復位后才可以搶答。 如圖6-2-2 74LS297鎖存器參考 6.3譯碼器 6.31譯碼器的基本概述 譯碼：譯碼的逆過程，即將輸入代碼“翻譯”成特定的輸出信號 譯碼器：實現(xiàn)譯碼功能的數(shù)字電路 分類：變量譯碼器和顯示譯碼器。 七段數(shù)字顯示原理 按內部連接方式不同，七段數(shù)字顯示

16、器部分為其共陰極和供陽極兩種。 圖6-3-1半導體顯示器 利用字段的 不同組合，可分別顯示0-9十個數(shù)字，如圖3-2-2所示 七段數(shù)字顯示發(fā)光段組合圖6-3-2 6-3-3顯示譯碼器74LS48 圖6-3-374LS48的管腳排列圖 圖6-3-3為試燈輸入：A0=0時，/LT=1時，若七段均完好，顯示字形“8”。該輸入端常用于檢查74LS48顯示器的好壞；當A1=1時譯碼器方可進行譯碼顯示，用來動態(tài)滅0。當A2=1時，且A3=0，輸入A3A2A1A0=0000時，則/IBX=0使數(shù)字符的各段熄滅：/LT為滅燈輸入/滅燈輸出，當VCC=0時不管輸入如何，數(shù)碼管不顯示數(shù)

17、字；為控制低位滅0信號，當A3=1時，說明本位處于顯示狀態(tài)；若A3=0且低位為0，則低位0被熄滅。 表3-3-174LS48譯碼器的功能表 注：H=高電平L=低電平X=不定， 1要求0到15的 輸出時，滅燈輸入（BI)必須為開路或保持高電邏輯平，若不滅掉十進制0則動態(tài)滅燈輸入（RBI)必須開路或處于高邏輯電平。 2當?shù)瓦壿嬰娖街苯蛹拥綔鐭糨斎耄˙T）時，不管其它任何輸入的電平如何。所有段的輸出端都為低電平。 3當動態(tài)滅燈（RBI）和輸入端A、B、C、D都處于低電平及試輸入為高電平時，所有段的輸出都為低電平并且動態(tài)滅燈輸出（RBO）處于低電平（響應條件） 4當滅燈輸入/動態(tài)滅

18、燈輸出（BI/RBO）開路或保持在電平，而試燈輸入為低電平時，則所有各段的輸出都為低電平。 注：BI/RBO是線與邏輯。用作滅燈輸入（BI）或動態(tài)滅燈輸出（RBO）之用，或兼作兩者之用。 6．4芯片74LS192 74LS192是雙時鐘方式的十進制可逆計數(shù)器 CPU為加計數(shù)器時鐘輸入端CPD為減計數(shù)器時鐘輸入端 LD為預置輸入控制端，異步預置。 CR為復位輸入端，高電平有效，異步清除 CO為進位輸出：1001狀態(tài)后負脈沖輸出 BO為借位輸出：0000狀態(tài)后負脈沖輸出t 圖6-4-1 74LS192引腳圖 74LS192功能表 7.EWB仿真 仿真圖如下 通過

19、觀察波型與燈的指示可以得出以下結論： 1仿真搶答過程，假設由任一組別先按下?lián)尨疰I，其余幾組分別在之后任一時刻按下。KEY_1在第一時刻輸入高電平“1”表示1組先按下，其余各組分別在之后搶答。由仿真結果可以看出LED_1一直保持高電平“1”不變，表示1組別對應的LED燈點亮，獲得搶答權。由此可見，此電路實現(xiàn)了搶答的基本功能。 2此電路主要芯片為2片74LS192，是十進制同步加法/減法計數(shù)器，所以需要同步時序脈沖的控制，所以輸入為1Hz的秒脈沖，以及主持人控制開關FW輸入為高電平“1”，使定時電路計數(shù)有效，觀察輸出信號H、L信號（已經大包），分別為高位的4位輸出、低位的4位輸出，打包成16進制輸出，我們可以從仿真電路圖中直接看出結果： 30－29－28－27－26………………………………01、00 并且高位借位信號BO1從高電平“1”低電平“0”，實現(xiàn)了30s定時的功能，輸出的借位脈沖可以給報警電路，使蜂鳴器報警。 3從仿真圖中可以直觀地看出當2號組別鍵按下時，對應的2號LED發(fā)光，再當主持人按下復位鍵J1時，LED燈熄滅，當復位鍵彈起時，即可以開始搶答。