十進(jìn)制二進(jìn)制十六進(jìn)制整數(shù)：除2取余小數(shù)：乘2取整展開求和展開求和整數(shù)：除16取余小數(shù)：乘16取整（或先轉(zhuǎn)換成二進(jìn)制）分組替代替代第一章：總結(jié)：數(shù)值轉(zhuǎn)換示意圖返回 第二章： 邏輯代數(shù)的基本公式和常用公式2.3.1 基本公式表2.3.1為邏輯代數(shù)的基本公式，也叫布爾恒等式 10 ，01互反1 112 12常量與變量的關(guān)系3 13 重疊律4 14互補律5 15交換律6 16 結(jié)合律7 17分配律8 18摩根定理9 還原律 AAA 0AA ABBA CABBCA )()( ACABCBA )( ABBA AA 11 A AAA 1 AA ABBA CBACBA )()( )( CABABCA ABBA 0100 A AA1 AA0 10 2. Y(A,B,C)=AB+BC+AC畫出真值表電路圖最小項和的標(biāo)準(zhǔn)形式最大項積的標(biāo)準(zhǔn)形式與非與非式或非或非式1. （27.5）10 =（ ） 2 =（ ）8421BCD3. P210 4.3 掌握組合邏輯電路的分析方法和設(shè)計方法。了解5種組合電路的內(nèi)部結(jié)構(gòu)、工作原理。掌握5種組合邏輯電路的功能、使用方法。(包括基本使用方法 和級聯(lián)擴(kuò)展，會分析和設(shè)計電路。)掌握用譯碼器，數(shù)據(jù)選擇器，加法器設(shè)計組合邏輯電路的方法。掌握競爭冒險現(xiàn)象的的概念，掌握判斷方法，了解消除方法。第三章組合邏輯電路總結(jié)主要內(nèi)容組合邏輯電路的分析方法（已知邏輯圖，分析邏輯功能。）組合邏輯電路的設(shè)計方法（已知邏輯問題，畫出邏輯圖。） 五種常用的組合邏輯電路（編碼器，譯碼器，數(shù)據(jù)選擇器， 加法器，數(shù)值比較器）競爭冒險現(xiàn)象（原因，判斷，消除）重點掌握 用譯碼器設(shè)計組合邏輯電路 （所有的邏輯函數(shù)）步驟：1.寫出所求邏輯函數(shù)最小項表達(dá)式。2.把邏輯函數(shù)變換為與非與非式3.對照比較函數(shù)輸入變量與譯碼器輸入腳的對應(yīng)情況，4.按照求出的表達(dá)式連接電路，畫電路連線圖。 注意： 一片138譯碼器可以實現(xiàn)多個三變量的輸出函數(shù)，只能是三變量，如果是四變量，則需2片138擴(kuò)展成4-16譯碼器。用加法器設(shè)計組合邏輯電路特殊具有運算關(guān)系的函數(shù) 用數(shù)據(jù)選擇器設(shè)計組合邏輯電路（所有的邏輯函數(shù)）步驟：1.寫出所求邏輯函數(shù)最小項表達(dá)式。2.根據(jù)上述函數(shù)包含的變量數(shù)，選定數(shù)據(jù)選擇器。 當(dāng)邏輯函數(shù)的變量個數(shù)與數(shù)據(jù)選擇器選擇輸入端個數(shù)相等時，可直接用數(shù)據(jù)選擇器來實現(xiàn)所要實現(xiàn)的邏輯函數(shù)。 當(dāng)邏輯函數(shù)的變量個數(shù)多于數(shù)據(jù)選擇器選擇輸入端數(shù)目時，應(yīng)分離出多余變量，將余下的變量分別有序地加到數(shù)據(jù)選擇器的數(shù)據(jù)輸入端。 3.對照比較所求邏輯函數(shù)式和數(shù)據(jù)選擇器的輸出表達(dá)式確定選擇器輸入變量的表達(dá)式或取值。4.按照求出的表達(dá)式或取值連接電路，畫電路連線圖。 注意： 一個數(shù)據(jù)選擇器只能用來實現(xiàn)一個多輸入變量的單輸出邏輯函數(shù)。 4.22.用8選1數(shù)據(jù)選擇器設(shè)計一個函數(shù)發(fā)生器， 它的功能表如表所示。01010101 )()( SSASSBABASSBASSABZ 將S 1S0A與A2A1A0對應(yīng)，并將Z變換成數(shù)據(jù)選擇器輸出的形式 解：由功能表可寫出邏輯表達(dá)式010101010101 SSASBSASSBASSBSSASSAB 采用8選1數(shù)據(jù)選擇器CC4512，其輸出表達(dá)式：)()()()( )()()()( 0127012601250124 0123012201210120 AAADAAADAAADAAAD AAADAAADAAADAAADY S1S0 輸出 00 Y=AB 01 Y=A+B 10 Y=A B 11 Y=A )(0)(1)( )()(1)(0)()(0 )()( )()()()( 010101 0101010101 0101 0101010101 010101010101 ASSASSASSB ASSBASSASSASSBASS SSASSAB SASBSSABSSABSSASSAB SSASBSASSBASSBSSASSABZ 將兩式比較，可知：令D0=0，D1=B，D2=0，D4=1， D4=BD5=B，D6=1， D7=0，A2=S1， A1=S0，A0=A，則Z=Y。)()()()( )()()()( 0127012601250124 0123012201210120 AAADAAADAAADAAAD AAADAAADAAADAAADY 將兩式比較，可知：令D0=0，D1=B，D2=0，D4=1， D4=BD5=B，D6=1， D7=0，A2=S1， A1=S0，A0=A，則Z=Y。ZYAS 0S101 D0D1D2D4D4D5D6D7A0A1A2 CC4512B & Y3Y2Y1Y0=P3P2P1P0- Q3Q2Q1Q0 =P3P2P1P0+Q3Q2Q1Q0補 = P3P2P1P0+Q3Q2Q1Q0 +1 M 輸出 0 Z=Q 1 Z=Q QM QMQMZ 4.24 試用4位并行加法器74LS283設(shè)計一個加/減運算電路。當(dāng)控制信號M=0時它將兩個輸入的4位二進(jìn)制數(shù)相加，而M=1時它將兩個輸入的4位二進(jìn)制數(shù)相減。允許附加必要的門電路。減一個數(shù)等于加這個數(shù)的補碼，補碼等于反碼+1，故M=0，相加，Y3Y2Y1Y0=P3P2P1P0+Q3Q2Q1Q0M=1，相減，Y3Y2Y1Y0=P3P2P1P0 - Q3Q2Q1Q0引進(jìn)中間變量Z分析題意，解：A3A2A1A0B3B2B1B0CI CO74LS283 S3S2S1S0 Y3Y2Y1Y0Q3Q2Q1Q0 =1=1=1=1M P3P2P1P0 Z3Z2Z1Z0 例：試?yán)脙善?位二進(jìn)制并行加法器74LS283和必要的門電路組成1位二-十進(jìn)制加法器電路。解：根據(jù)BCD碼中8421碼的加法運算規(guī)則，當(dāng)兩數(shù)之和小于、等于9（1001）時，相加的結(jié)果和按二進(jìn)制數(shù)相加所得到的結(jié)果一樣。當(dāng)兩數(shù)之和大于9（即等于10101111）時，則應(yīng)在按二進(jìn)制數(shù)相加的結(jié)果上加6（0110），這樣就可以給出進(jìn)位信號，同時得到一個小于9的和。 二進(jìn)制數(shù) BCD碼CO S3 S2 S1 S0 CO S3 S2 S1 S0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 1 0 1 0 0 1 0 1 0 1 0 1 0 0 0 0 0 1 0 1 1 1 0 0 0 1 0 1 1 0 0 1 0 0 1 0 0 1 1 0 1 1 0 0 1 1 0 1 1 1 0 1 0 1 0 0 0 1 1 1 1 1 0 1 0 1 1 0 0 0 0 1 0 1 1 0 1 0 0 0 1 1 0 1 1 1 1 0 0 1 0 1 1 0 0 0 1323 SSSSCC OO A3A2A1A0B3B2B1B0CI CO74LS283 S3S2S1S0 S3S2S1S0A3A2A1A0B3B2B1B0CI CO74LS283 S3S2S1S0 S3S2S1S0A3A2A1A0B3B2B1B0 CO CO完成二進(jìn)制數(shù)相加操作完成和的修正操作用兩片4位二進(jìn)制加法器74LS283構(gòu)成8421 BCD碼加法電路。1323 SSSSCC OO 第六章：同步二進(jìn)制計數(shù)器74161具有異步清零和同步置數(shù)功能.74163具有同步清零和同步置數(shù)功能.74LS191具有異步置數(shù)功能.74LS193具有異步清零和異步置數(shù)功能. 第 十 章 ： 本 節(jié) 小 結(jié)555接成施密特觸發(fā)器 tw1.1RC 555接成單穩(wěn)態(tài)觸發(fā)器555接成多諧振蕩器 振蕩周期：T=0.69(R1+2R2)C 第十一章：本章小結(jié)學(xué)習(xí)本章，應(yīng)能達(dá)到下列要求：（1）掌握下列概念：采樣保持，量化編碼，分辨率。（2）掌握DAC的分類、組成原則、原理和特點。（3）掌握ADC的分類和特點，掌握并聯(lián)比較型、計數(shù)反饋型、逐次漸近型ADC的組成原則，掌握雙積分型ADC的原理和特點（4）了解轉(zhuǎn)換精度和轉(zhuǎn)換速度的概念。11.3, 11.4, 11.5， 11.16, 11.17