《數(shù)字邏輯電路課件課件 w6.1,6.2同步時序分析(）》由會員分享，可在線閱讀，更多相關《數(shù)字邏輯電路課件課件 w6.1,6.2同步時序分析(）（31頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、第六章第六章 同步時序同步時序 邏邏輯電路輯電路 學習要求：學習要求：學習要求：學習要求：了解時序電路的根本結構、分類和常用的了解時序電路的根本結構、分類和常用的了解時序電路的根本結構、分類和常用的了解時序電路的根本結構、分類和常用的描述方法；描述方法；描述方法；描述方法；熟練掌握同步時序電路分析和設計的根熟練掌握同步時序電路分析和設計的根熟練掌握同步時序電路分析和設計的根熟練掌握同步時序電路分析和設計的根本方法；本方法；本方法；本方法；熟悉狀態(tài)圖的建立，狀態(tài)簡化和狀態(tài)分熟悉狀態(tài)圖的建立，狀態(tài)簡化和狀態(tài)分熟悉狀態(tài)圖的建立，狀態(tài)簡化和狀態(tài)分熟悉狀態(tài)圖的建立，狀態(tài)簡化和狀態(tài)分配的各個重要環(huán)節(jié)。配的

2、各個重要環(huán)節(jié)。配的各個重要環(huán)節(jié)。配的各個重要環(huán)節(jié)。6.1 時序邏輯電路的特點和描述方法時序邏輯電路的特點和描述方法時序電路：時序電路：時序電路：時序電路：一個電路在任何時刻的穩(wěn)定輸出不僅與該時刻電路的輸入信號有關，而且與該電路過去的輸入有關，這樣的電路稱為時序電路。時序電路由組合電路和存儲(記憶)器件及反響回路三局部組成，見以下圖.x1z1組合電路存儲器件xnzmyry1Y1Ylx1.xn：時序電路的輸入或外部輸入；時序電路的輸入或外部輸入；z1.zm：時序電路的輸出或外部輸出；時序電路的輸出或外部輸出；y1.yr：時序電路的狀態(tài)或內(nèi)部輸入；時序電路的狀態(tài)或內(nèi)部輸入；Y1.Yl：時序電路的鼓勵

3、或內(nèi)部輸出；：時序電路的鼓勵或內(nèi)部輸出；狀態(tài)狀態(tài)：過去的輸入已不存在，但可以通過存儲器件把它們記錄下來，稱之為狀態(tài)。記錄下來的信息可能和過去的輸入完全一樣，也可能是經(jīng)過了組合電路加工處理后的結果。我們把某一時刻之前的狀態(tài)稱為現(xiàn)態(tài)，把這一時刻之后的狀態(tài)稱為次態(tài)，現(xiàn)態(tài)和次態(tài)是一個相對的概念，分別用y(n)(或y)和y(n+1)表示。時序電路的邏輯函數(shù)由以下方程組成：時序電路的邏輯函數(shù)由以下方程組成：Zi=fi(x1,，xn;y1,，yr),i=1,mYj=gj(x1,，xn;y1,，yr),j=1,l兩種時序電路類型見以下圖：(a)同步時序電路x1z1組合電路存儲器件或延時器件xnzmyry1Y1

4、Yl(b)異步時序電路x1z1組合電路存儲器件xnzmyry1Y1Yl時鐘時序電路輸入信號的波形圖：時鐘脈沖(CP)同步脈沖01111100異步脈沖11111000同步電平01111100異步電平10000111狀態(tài)表和狀態(tài)圖狀態(tài)表和狀態(tài)圖狀態(tài)表與狀態(tài)圖是用來表示同步時序電路的輸入、輸出、現(xiàn)態(tài)、次態(tài)之間轉移關系的兩種常用工具。Mealy 型狀態(tài)表和狀態(tài)圖型狀態(tài)表和狀態(tài)圖如果同步時序電路的輸出是輸入和現(xiàn)態(tài)的函數(shù)，即Zi=fi(x1,，xn;y1,，yr),i=1,m，那么稱該電路為Mealy型電路。一、狀態(tài)表一、狀態(tài)表一、狀態(tài)表一、狀態(tài)表Mealy 型電路狀態(tài)表現(xiàn)態(tài)次態(tài)/輸出輸入xyy(n+1)

5、/Z該表說明：處在狀態(tài)y的同步時序電路，當輸入為x時，輸出為z，且在時鐘脈沖作用下，電路進入次態(tài)y(n+1)。某Mealy 型電路狀態(tài)表現(xiàn) 態(tài)次態(tài)/輸出(y(n+1)/Z)x=0yA/0A/0B/0 x=1B/0C/0A/1ABC二、狀態(tài)圖二、狀態(tài)圖二、狀態(tài)圖二、狀態(tài)圖狀態(tài)圖是一種反映同步時序電路狀態(tài)轉移規(guī)律和輸入、輸出取值關系的有向圖。yx/zy(n+1)Mealy型電路狀態(tài)圖某Mealy型電路狀態(tài)圖ACB0/01/00/00/01/01/1Moore 型狀態(tài)表和狀態(tài)圖型狀態(tài)表和狀態(tài)圖如果同步時序電路的輸出僅是現(xiàn)態(tài)的函數(shù),即Zi=fi(y1,yr),i=1,m,那么稱電路為Moore型電路。

6、它的電路結構圖可表示為:x1組合電路xnyry1Y1Yl存儲器件組合電路z1zm一、狀態(tài)表一、狀態(tài)表一、狀態(tài)表一、狀態(tài)表Moore 型電路狀態(tài)表現(xiàn) 態(tài)次 態(tài)輸入xyy(n+1)Z輸 出該表說明：當電路處于狀態(tài)y時，輸出為z，假設輸入為x，那么在時鐘脈沖作用下，電路進入次態(tài)y(n+1)。某Moore 型電路狀態(tài)表現(xiàn) 態(tài)次 態(tài) y(n+1)x=0yCBBx=1ABC輸 出ZBCA010二、狀態(tài)圖二、狀態(tài)圖二、狀態(tài)圖二、狀態(tài)圖Moore型電路狀態(tài)圖某Moore型電路狀態(tài)圖y/zxy(n+1)ZC/0A/0B/10101106.2 同步時序邏輯電路的分析同步時序邏輯電路的分析分分分分析析析析的的的的任

7、任任任務務務務：對一個給定的時序邏輯電路，研究在一系列輸入信號作用下，電路將會產(chǎn)生怎樣的輸出，進而說明該電路的邏輯功能。實際上是要求出電路的狀態(tài)表、狀態(tài)圖或時間圖，并作出功能評述。邏輯電路圖輸出函數(shù)和激勵函數(shù)表達式 觸發(fā)器次態(tài)方程觸發(fā)器功能表狀態(tài)表和狀態(tài)圖用時間圖和文字描述電路邏輯功能列出狀態(tài)轉移真值表 電路次態(tài)方程組例：用表格法分析以下圖所示的同步是序邏輯電路例：用表格法分析以下圖所示的同步是序邏輯電路例：用表格法分析以下圖所示的同步是序邏輯電路例：用表格法分析以下圖所示的同步是序邏輯電路1K1J1CK2J2CY2Y1CP1X解：解：解：解：第一步：寫出輸出函數(shù)和鼓勵函數(shù)表達式。第一步：寫出

8、輸出函數(shù)和鼓勵函數(shù)表達式。第一步：寫出輸出函數(shù)和鼓勵函數(shù)表達式。第一步：寫出輸出函數(shù)和鼓勵函數(shù)表達式。J1=K1=1 J2=K2=x y1第二步第二步第二步第二步：列同狀態(tài)轉移真值表。現(xiàn) 態(tài)y2 y1 激 勵 函 數(shù)J2K2J1K1次 態(tài)y2(n+1)y1(n+1)000011110 00 11 01 10 00 11 01 1010110100101101011111111111111110 11 01 10 01 10 00 11 0輸 入x第三步：第三步：第三步：第三步：作出狀態(tài)表和狀態(tài)圖。次 態(tài) y2(n+1)y1(n+1)0 00 11 01 1現(xiàn) 態(tài) y2 y1 x=0 x=10

9、11 01 10 01 10 00 11 00001101101100110 x第四步：第四步：第四步：第四步：用時間圖和文字描述電路和邏輯功能。當x=0時,該電路進行加1計數(shù),計數(shù)序列為:00011011當x=1時,該電路進行減1計數(shù),計數(shù)序列為:00111001時間圖的作法：時間圖的作法：選定一個典型的輸入序列；根據(jù)選定的典型輸入序列，求出狀態(tài)響應序列(和輸出響應序列)輸入序列為：x=11110000,初態(tài)：y2y1=00 CP:12345678 x:11110000 y2:01100011 y1:01010101y2(n+1):11000110 y1(n+1):10101010 畫時間圖

10、:11110000y1y2x12345678CP例：試有代數(shù)法分析以下圖所示的同步時序邏輯電路。例：試有代數(shù)法分析以下圖所示的同步時序邏輯電路。例：試有代數(shù)法分析以下圖所示的同步時序邏輯電路。例：試有代數(shù)法分析以下圖所示的同步時序邏輯電路。1D1CD2Cy2CPx&y1z解：解：解：解：第一步：寫出輸出函數(shù)和鼓勵函數(shù)表達式。第一步：寫出輸出函數(shù)和鼓勵函數(shù)表達式。第一步：寫出輸出函數(shù)和鼓勵函數(shù)表達式。第一步：寫出輸出函數(shù)和鼓勵函數(shù)表達式。Z=x y2 y1D2=x+y2+y1=x y2 y1D1=x第二步：把鼓勵函數(shù)表達式代入觸發(fā)器的次第二步：把鼓勵函數(shù)表達式代入觸發(fā)器的次第二步：把鼓勵函數(shù)表達

11、式代入觸發(fā)器的次第二步：把鼓勵函數(shù)表達式代入觸發(fā)器的次態(tài)方程，得到電路的次態(tài)方程組。態(tài)方程，得到電路的次態(tài)方程組。態(tài)方程，得到電路的次態(tài)方程組。態(tài)方程，得到電路的次態(tài)方程組。Q1(n+1)D1 xQ2(n+1)D2 x y2 y1第三步：第三步：第三步：第三步：根據(jù)次態(tài)方程組和輸出函數(shù)表達式作出狀態(tài)表和狀態(tài)圖。次態(tài)/輸出(y2(n+1)y1(n+1)/Z)0 00 11 11 0現(xiàn) 態(tài) y2 y1 x=0 x=100/010/000/000/001/001/001/001/1000110111/0 x/z0/00/00/01/01/10/01/0第四步第四步第四步第四步：作出時間圖，并說明電路

12、的邏輯功能。典型輸入序列：x=01011101初態(tài)：y2 y1=00狀態(tài)響應序列和輸出響應序列為：CP:12345678 x:01011101 y2:00010001 y1:00101110y2(n+1):00100010 y1(n+1):01011101 Z:00010001CPxy2y1Z12346785時間圖：時間圖：時間圖：時間圖：功能說明：功能說明：該電路是一個101序列檢測器。y1y0y2T0D1J2K2=11xZCP=1例：例：分析下面的同步時序邏輯電路。解：解：1列出鼓勵函數(shù)與輸出函數(shù)列出鼓勵函數(shù)與輸出函數(shù) 2寫出電路的次態(tài)方程組。將鼓勵函數(shù)表達式代入相應觸發(fā)器的次態(tài)方程得：y

13、2y1y0Zx=0 x=1000011110011001101010101001100110101010100000000001100110101010111111111011010013作出電路的狀態(tài)表和狀態(tài)圖。11111000000/0001/1010/0011/0111/1110/0101/0100/100100111，該電路是一個3位串行輸入的移位存放器。在時鐘的作用下，x存放到該存放器的低位，存放器的內(nèi)容從低位向高位左移一位，原來的最高位丟棄。輸出Z完成了現(xiàn)態(tài)y2，y1，y0的連續(xù)異或運算，那么當1的個數(shù)為奇數(shù)時Z1，1的個數(shù)為偶數(shù)時Z0，完成了對當前的移位存放器內(nèi)容進行奇偶校驗的工作。