1,4.5 數(shù)據(jù)選擇器,數(shù)據(jù)選擇器,概述,2,一、概述,在多個(gè)通道中選擇其中的某一路，或 個(gè)信息中選擇其中的某一個(gè)信息傳送或加以處理。,將傳送來的或處理后的信息分配到各通道去。,數(shù)據(jù)選擇器,數(shù)據(jù)分配器,多輸入,一輸出,選擇,一輸入,多輸出,分配,4.5 數(shù)據(jù)選擇器,3,發(fā)送端，并串,接收端，串并,一、概述,4.5 數(shù)據(jù)選擇器,4,二、數(shù)據(jù)選擇器,（一） 分類：二選一、四選一、八選一、十六選一,A1A0通道選擇信號(hào)(地址碼輸入）,D3D0數(shù)據(jù)輸入端,使能控制端,選擇器處于工作態(tài),1. 四選一數(shù)據(jù)選擇器,5,4選1數(shù)據(jù)選擇器的電路分析,4 選 1 數(shù)據(jù)選擇器,Y：數(shù)據(jù)選擇輸出端。,4 路數(shù)據(jù)輸入端,2 位地址碼輸入端,使能信號(hào)輸入端，低電平有效,1路數(shù)據(jù)輸出端,（1）邏輯電路,6,0 0,D0,D1,D2,D3,0 1,1 0,1 1,（2） 工作原理及邏輯功能,=1,0,0 0 0 D0,0 0 1 D1,0 1 0 D2,0 1 1 D3,=0,功能表,7,2、雙四選一數(shù)據(jù)選擇器CT74LS153,8,8 路數(shù)據(jù)輸入端,3 個(gè)地址輸入端,1個(gè)使能輸入端,2個(gè)互補(bǔ)輸出端,74LS151的邏輯圖,3、八選一數(shù)據(jù)選擇器CT74LS151,9,3、八選一數(shù)據(jù)選擇器CT74LS151,:選擇器處于工作態(tài),10,當(dāng)S=0時(shí)，W的表達(dá)式為:,當(dāng)S=1時(shí)，W=0 無效輸出,74LS151的功能表,11,例1：試用最少數(shù)量的四選一選擇器擴(kuò)展成八選一選擇器。,解：（1）用一片雙四選一數(shù)據(jù)選擇器，實(shí)現(xiàn)八個(gè)輸入端 （2）用使能端形成高位地址，實(shí)現(xiàn)三位地址，控制八個(gè)輸入。,12,例2：用8選1擴(kuò)展成16選1。,13,（1）字的擴(kuò)展：組成16選1多路器,16選1數(shù)據(jù)選擇器： 數(shù)據(jù)輸入端：16路 通道地址碼：4位。,16選1數(shù)據(jù)選擇器,三、 數(shù)據(jù)選擇器應(yīng)用,1. 數(shù)據(jù)選擇器的擴(kuò)展,14,（2）位的擴(kuò)展：二 位八選一的連接方法,15,由多路器輸出Y的表達(dá)式:,控制Di ，就可得到不同的邏輯函數(shù)。,2. 數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)產(chǎn)生器直接產(chǎn)生,16, 邏輯函數(shù)產(chǎn)生器,將地址碼輸入A1A0邏輯變量 其余邏輯變量Di 稱剩余函數(shù),構(gòu)成需要的邏輯函數(shù),例：用四選一實(shí)現(xiàn)函數(shù),解：, D0, D1, D2, D3,17,18,利用數(shù)據(jù)選擇器直接實(shí)現(xiàn)邏輯函數(shù)產(chǎn)生器的一般步驟,例 試用74LS151產(chǎn)生邏輯函數(shù),a、將函數(shù)變換成最小項(xiàng)表達(dá)式,b、將使能端接有效電平,c、地址信號(hào)作為函數(shù)的輸入變量（注意高低位）,d、數(shù)據(jù)輸入作為控制信號(hào),L=m3D3+ m5D5+ m6D6+ m7D7,于是當(dāng) D3=D5=D6=D7=1 和 D0=D1=D2=D4=0 時(shí)， 74151的輸出即為邏輯函數(shù)L,解：,思考：多路器實(shí)現(xiàn)邏輯函數(shù)與譯碼器實(shí)現(xiàn)邏輯函數(shù)，兩者之間有何區(qū)別與聯(lián)系？,思考：可否僅用一片4選1實(shí)現(xiàn)同樣的邏輯函數(shù)？,19,例 用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù),解 仔細(xì)觀察函數(shù)F可以看出，F(xiàn)的各個(gè)與項(xiàng)均包含變量A、C， 因此，用A、C作地址選擇碼是合適的。將F作如下變形:,并與四選一的邏輯表達(dá)式進(jìn)行比較可見， 地址選擇碼A1A0=AC，數(shù)據(jù)輸入分別為D0=0，D1=1，D2=D， ， 由此畫出實(shí)現(xiàn)電路如下圖。,20,21,由多路器輸出Y的表達(dá)式:,3. 數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)產(chǎn)生器應(yīng)用剩余函數(shù),改變D3D0的不同輸入，可以實(shí)現(xiàn)不同的函數(shù)F；,或者改變不同的地址輸入（或地址輸入的接法），也可以實(shí)現(xiàn)不同的函數(shù)F；,在確定地址輸入的條件下，決定數(shù)據(jù)輸入端的邏輯變量和邏輯常量的接法，即決定剩余函數(shù),22,4、用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù),（1）用2n選一數(shù)據(jù)選擇器實(shí)現(xiàn)n變量邏輯函數(shù)。,2n選1數(shù)據(jù)選擇器，輸出端Y的函數(shù)表達(dá)式,n變量邏輯函數(shù)的最小項(xiàng)表達(dá)式：,若F=Y，要將函數(shù)F的輸入變量作為選擇器的地址端，并且,23,例：用8選1數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù),24,（2）用2n選一數(shù)據(jù)選擇器實(shí)現(xiàn)m變量邏輯函數(shù)（mn）,a 擴(kuò)展法將2n選一數(shù)據(jù)選擇器擴(kuò)展為2m選一數(shù)據(jù)選擇器,例：用8選1數(shù)據(jù)選擇器實(shí)現(xiàn),25,b 降維圖法,卡諾圖的維數(shù)卡諾圖的變量數(shù)。,降維卡諾圖某些變量作為卡諾圖內(nèi)的值。,記圖變量作為降維卡諾圖中小方格中值的變量。,降維圖的作法：若記圖變量為x，對(duì)于原卡諾圖中，當(dāng)x = 0時(shí)，原圖單元值為F；當(dāng)x =1 時(shí)，原圖單元值為G，則在新的降維圖中對(duì)應(yīng)的單元中填入子函數(shù),26,例：試分別用四選一和八選一選擇器實(shí)現(xiàn)邏輯函數(shù),解：,用四選一實(shí)現(xiàn)：,AB,地址碼輸入A1A0,用八選一實(shí)現(xiàn)：,ABC,地址碼輸入A2A1A0,27,用四選一實(shí)現(xiàn)：,D0=1,D3=0,用八選一實(shí)現(xiàn)：,D0=D1=1,D2=D3=D,D6=D7=0,（二）數(shù)據(jù)選擇器的應(yīng)用,28,4.6 組合電路中的競(jìng)爭(zhēng)與冒險(xiǎn),競(jìng)爭(zhēng)與冒險(xiǎn)的判斷,競(jìng)爭(zhēng)與冒險(xiǎn),冒險(xiǎn)現(xiàn)象的消除,29,當(dāng)A=B=1時(shí)，F(xiàn)=1,一、競(jìng)爭(zhēng)與冒險(xiǎn),30,競(jìng)爭(zhēng)：,冒險(xiǎn)：,在組合電路中，信號(hào)經(jīng)由不同的途徑達(dá)到某一會(huì)合點(diǎn)的時(shí)間有先有后。,由于競(jìng)爭(zhēng)而引起電路輸出發(fā)生瞬間錯(cuò)誤現(xiàn)象。表現(xiàn)為輸出端出現(xiàn)了原設(shè)計(jì)中沒有的窄脈沖，常稱其為毛刺。,4.6 組合電路中的競(jìng)爭(zhēng)與冒險(xiǎn),競(jìng)爭(zhēng)與冒險(xiǎn)的關(guān)系：,有競(jìng)爭(zhēng)不一定產(chǎn)生冒險(xiǎn)； 有冒險(xiǎn)就一定有競(jìng)爭(zhēng)。,31,二、競(jìng)爭(zhēng)與冒險(xiǎn)的判斷,代數(shù)法,當(dāng)函數(shù)表達(dá)式可以化成：,即含有互補(bǔ)變量，A變量變化可能引起冒險(xiǎn)。,卡諾圖法,如函數(shù)卡諾圖上為簡(jiǎn)化作的圈相切，且相切處又無其他圈包含，則可能有險(xiǎn)象。,當(dāng)A=B=1時(shí)，,32,三、冒險(xiǎn)現(xiàn)象的消除,1. 利用冗余項(xiàng),只要在卡諾圖兩圈相切處增加一個(gè)圈（冗余），就能消除冒險(xiǎn)。,由此得函數(shù)表達(dá)式為：,33,. 吸收法,在輸出端加小電容C可以消除毛刺。但是輸出波形的前后沿將變壞, 在對(duì)波形要求較嚴(yán)格時(shí)，應(yīng)再加整形電路。,三、冒險(xiǎn)現(xiàn)象的消除,34,3. 取樣法,電路穩(wěn)定后加入取樣脈沖，在取樣脈沖作用期 間輸出的信號(hào)才有效，可以避免毛刺影響輸出 波形。,加取樣脈沖原則：,“或”門及“或非”門 加負(fù)取樣脈沖,“與”門及“與非”門加 正取樣脈沖,三、冒險(xiǎn)現(xiàn)象的消除,35,利用冗余項(xiàng)：只能消除邏輯冒險(xiǎn)，而不能消除功能冒險(xiǎn)；適 用范圍有限；,三種方法比較：,取樣法： 加取樣脈沖對(duì)邏輯冒險(xiǎn)及功能冒險(xiǎn)都有效。目 前大多數(shù)中規(guī)模集成模塊都設(shè)有使能端，可以 將取樣信號(hào)作用于該端，待電路穩(wěn)定后才使輸 出有效。,吸收法： 加濾波電容使輸出信號(hào)變壞，引起波形的上升、 下降時(shí)間變長(zhǎng)，不宜在中間級(jí)使用。實(shí)驗(yàn)調(diào)試階 段采用的應(yīng)急措施；,三、冒險(xiǎn)現(xiàn)象的消除,36,加法器、比較器、譯碼器、編碼器、數(shù)據(jù)選擇器和 碼組檢驗(yàn)器等。,任何時(shí)刻的輸出僅決定于當(dāng)時(shí)的輸入，而與電路原來的狀態(tài)無關(guān)；它由基本門構(gòu)成，不含存貯電路和記憶元件，且無反饋線。,根據(jù)已經(jīng)給定的邏輯電路，描述其邏輯功能。,根據(jù)設(shè)計(jì)要求構(gòu)成功能正確、經(jīng)濟(jì)、可靠的電路,（）組合電路,（）組合電路的分析,（）組合電路的設(shè)計(jì),（）常用的中規(guī)模組合邏輯模塊,小 結(jié),37,( 5 )上述組合邏輯器件除了具有其基本功能外，還可用來設(shè) 計(jì)組合邏輯電路。應(yīng)用中規(guī)模組合邏輯器件進(jìn)行組合邏 輯電路設(shè)計(jì)的一般原則是：使用MSI芯片的個(gè)數(shù)和品種 型號(hào)最少，芯片之間的連線最少； ( 6 )用MSI芯片設(shè)計(jì)組合邏輯電路最簡(jiǎn)單和最常用的方法 ： 用數(shù)據(jù)選擇器設(shè)計(jì)多輸入、單輸出的邏輯函數(shù)； 用譯碼器設(shè)計(jì)多輸入、多輸出的邏輯函數(shù)。,38,重點(diǎn)難點(diǎn),重點(diǎn)： 組合邏輯電路的概念 組合邏輯電路的分析與設(shè)計(jì)方法 常用組合模塊的功能及應(yīng)用 難點(diǎn)： 靈活運(yùn)用模塊進(jìn)行電路設(shè)計(jì) 組合電路的競(jìng)爭(zhēng)與冒險(xiǎn)的判斷與消除,