1,復習要點 一、數字邏輯概論,1、數制：二進制、十進制、十六進制、八進制及相互轉換。,3、二進制代碼：二進制碼、二十進制碼（BCD碼）注意有六個無關項、,2、二進制數的算術運算： 原碼、反碼、補碼； 帶符號的二進制數的減法運算,2,及常用復合邏輯運算：與非、或非、與或非、同或、異或。,符號、邏輯功能,4、三種基本邏輯運算：與、或、非；,3,二、邏輯代數,1、邏輯代數的基本定律和恒等式,3、邏輯函數的代數化簡法：(最簡與或式) (1)并項法 (2)吸收法 (3)消去法 (4)配項法,2、邏輯代數的運算規(guī)則： (1)代入規(guī)則: (2)反演規(guī)則: (3)對偶規(guī)則:,4,4、邏輯函數的最小項（定義、性質）、最小項表達式（標準與或式）唯一。,5、卡諾圖化簡法（注意無關項的處理）,6、邏輯函數的表示方法：真值表、邏輯圖、邏輯表達式、卡諾圖、波形圖及相互轉換。,最簡與或式不唯一,5,三、邏輯門電路,(1)OC門(OD門) ：外接上拉電阻 （能線與！）,1、典型邏輯門電路的符號、功能；,2、幾個特殊的邏輯門電路：符號、功能；,6,(3)CMOS傳輸門：符號、功能、控制端的作用。,(2)三態(tài)門（TSL門）：控制端的作用。 （能線與?。?7,TTL與非門的 開門電阻：Ron=2.5k；關門電阻: Roff=0.7k,CMOS門輸入端經電阻接地， 均等效于接低電平！,輸入端接電阻的情況。,3、TTL門多余輸入端的處理：原則,輸入端懸空相當于接高電平。,與門、與非門的多余輸入端的處理：,或門、或非門的多余輸入端的處理：,不同,一般接10K 以上的電阻,8, 四、組合邏輯電路,2、典型組合邏輯器件： 代碼轉換電路、編碼器(優(yōu)先編碼器)、譯碼器(全譯碼器、BCD碼譯碼器、七段碼譯碼器)、數據選擇器、數據分配器、數值比較器、算術運算電路加法器(超前進位的概念)、減法器。,3、組合邏輯電路的分析方法：,（1）由門電路組成：逐級寫出邏輯式化簡列真值表分析、描述邏輯功能。,（2）由集成器件組成：從功能表分析。,1、組合邏輯電路的基本概念,9,4、組合邏輯電路的設計方法：,（1）SSI設計方法： 用門電路、小規(guī)模邏輯電路實現。,（2）MSI設計方法： 用中規(guī)模邏輯器件實現。, 用3/8譯碼器作數據分配器, 用全譯碼器實現組合邏輯函數,注意：用一個138芯片可以實現多個組合邏輯函 數。但需要外加門電路。,10, 用2n選1數據選擇器實現變量數n的任何組合邏輯函數（P111 例4.5.54.5.7）講。,5、組合邏輯電路的競爭與冒險： 產生的原因、影響、消除的方法。,注意： 與74138的不同點。一個芯片只能組成一個組合電路，但不需要外加電路。 （P111 例4.5.54.5.7）P121例4.5.8- -4.5.12。 講,11,P134 4.2.1 4.2.4,P136 4.3.1,P138 4.5.5 4.5.6 4.5.7,兩個3-8譯碼器如何組成4-16譯碼器作業(yè)：,包含實驗二、三中規(guī)模集成電路的設計 比如利用74HC138、153、151的設計 P119-123,12,(1)基本SR鎖存器,符號、邏輯功能（真值表）、約束條件、波形圖,五、觸發(fā)器,1、鎖存器：,13,(2)邏輯門控鎖存器,邏輯門控SR鎖存器,邏輯門控D鎖存器,符號、邏輯功能（真值表）、約束條件、波形圖,注意：鎖存器與觸發(fā)器的區(qū)別！ 輸入端和使能端的有效電平 （有無小圓圈）；,14,符號、邏輯功能（真值表、特性方程）、波形圖。,注意： a. 輸入端的有效電平（有無小圓圈和非號）； b.CP脈沖觸發(fā)沿（有無小圓圈和非號）； c. 邊沿觸發(fā)器的符號。,2、觸發(fā)器：,15,T 觸發(fā)器,符號、邏輯功能（真值表、特性方程）、波形圖。,注意： a. T觸發(fā)器的分頻功能； b.JK觸發(fā)器和D觸發(fā)器如何構成T觸發(fā)器； c. JK觸發(fā)器與D觸發(fā)器之間的功能轉換,16,注意鎖存器與觸發(fā)器的區(qū)別！作業(yè)：,P163 5.2.4，,P164 5.4.1， 5.4.2， 5.4.3,P165 5.4.9,17, 六、時序邏輯電路,1、時序邏輯電路的基本概念 同步/異步,2、時序邏輯電路的分析方法 （由觸發(fā)器構成，只要求同步電路）,a.寫出觸發(fā)器的激勵方程和電路的輸出方程,b.將激勵方程代入特性方程求狀態(tài)方程；,c.對應各種現態(tài)求次態(tài);,d.列狀態(tài)表、狀態(tài)圖；,e.分析、描述邏輯功能、畫波形圖。,18,a.畫原始狀態(tài)圖化簡得最簡狀態(tài)圖；,b.狀態(tài)賦值，確定觸發(fā)器的類型和個數；,3、時序邏輯電路的設計方法,c.列狀態(tài)表和驅動表,d.求輸出方程和觸發(fā)器的驅動方程；,e.畫邏輯圖和波形圖，檢驗能否自啟動。,（由觸發(fā)器構成，只要求同步電路）,4、典型時序邏輯電路,(1)寄存器：,19,集成芯片74161： 控制信號的功能，異步清0，同步置數,(2)計數器和分頻器 （同步、異步、二進制、非二進制）,由觸發(fā)器構成：會分析。,20,集成計數器（會看功能表、會用） 構成任意進制計數器、分頻器 分析、設計,a.反饋清0法（異步）：,b.反饋置數法（同步、異步）：,注意：要求掌握置全0和反饋信號從進位端引出兩種情況。,21,注意：,清0信號（Rd）、置數信號（LD）：什么電平有效，看功能表或看示意圖有無小圓圈或非號。,主要芯片：74161（同步4位二進制計數器） 74LS290（異步2/5 十進制計數器）,22,特別提醒： 注意組合電路與時序電路畫波形圖的區(qū)別！,組合電路的輸出狀態(tài)只與輸入有關，而時序電路中觸發(fā)器的狀態(tài)是在CP脈沖有效沿來到時才發(fā)生改變。但輸出電路若為組合電路，則與前者相同。,邏輯示意圖,23,作業(yè)：,P214 6.2.1 6.2.4 6.4.11 6.4.12 6.4.13 6.4.14,7.半導體存儲器和可編程器件 只考概念,24,八、脈沖波形的產生和變換： 555定時器的應用(構成下述三種電路),（包括方波發(fā)生器、單穩(wěn)態(tài)觸發(fā)器 ；施密特觸發(fā)器）：,（1）識別電路類型，分析邏輯功能；畫波形P240-245,（3）求：振蕩頻率f或周期T、輸出脈寬tW、上、下 閾值電平和回差VT。,（2）定性畫波形圖(輸入、輸出波形和電容上的波形)。,注意：,復位端（4腳）、控制端（5腳）的功能和應用,（見課后習題?。?25,要求掌握,P.243 圖.7.5.2 7.5.3 7.5.4,7.5.5. 7.5.6 7.5.7 (均只定性畫出波形圖),要求：認識電路類型，簡述工作原理，求振蕩頻率或輸出脈寬等參數，并定性畫出波形圖。,9.數模與模數轉換器 只考幾個基本概念,26,復習,一數碼轉換： 1.（99.25）10=（ ）2 = ( ) 8 = ( ) 16 2.(11101001.01)2= ( )16=（ ）10 二用公式法化簡下列式為最簡與或式：,.,27,復習,三.設計一個三輸入的多數表決電路，兩個或兩個以上輸入為1時，輸出為1，否則輸出為零。 四. 用卡諾圖化簡,1,28,復習,五.試用一片3線-8線74HC138和與非門實現如下邏輯函數。,29,復習：門電路、觸發(fā)器波形圖；由表達式畫邏輯電路圖；同步時序電路分析（舉例）,74HC151、74HC153、74HCT161的應用,各章重要基本概念畫一畫。,30,復習,六.填空 1、n個輸入端的二進制譯碼器，共有 個輸出端。 2、在數字電路中一般采用正邏輯，即用 表示高電平。用 表示低電平。 3. 一個容量為2K8的RAM有 根地址線， 根數據線。 4四個觸發(fā)器構成的8421BCD碼計數器共有 個無效狀態(tài)。 5四位二進制加法計數器的初始狀態(tài)為1001，經過100個CP時鐘脈沖之后的狀態(tài)為 。減法計數器呢？,31,6譯碼器屬于 電路，計數器屬于 _ 電路。 7、A/D轉換器的主要技術指標是 、 。 8.JK觸發(fā)器，若J=K，則可完成 觸發(fā)器的邏輯功能。,32,9.求邏輯函數 AB； B.A； C.同或 ；D.異或 。 10.邏輯函數F=AB+CD的真值表中，F=1的個數有（ ）。 A2； B.4；C.16； D.7 .； 11.只有暫穩(wěn)態(tài)的電路是（ ）。 A.多諧振蕩器; B.單穩(wěn)電路; C.施密特觸發(fā)器; D.定時器.( ) 12.TTL電路的開門電阻及關門電阻各為( )及 ( ).,33,13.連續(xù)異或1985個1的結果是 A.0；B.1；C.不唯一；D.邏輯概念錯誤 14.TTL電路輸入懸空相當于（ ） 15.觸發(fā)器有（ ）穩(wěn)定狀態(tài)。 16.移位寄存器按移動方向可分為（ ） （ ），( ). 17.時序邏輯電路一般有（ ）和（ ）組成。,34,35,分析下圖所示電路，寫出它的激勵方程組，狀態(tài)方程組和輸出方程。,36,37,注意不同!,6.2.4,習題全解答案與此相同！,若是與非門，則,38,39,除了時鐘脈沖沒有其它輸入,