基于FPGA 的正弦信號(hào)源設(shè)計(jì)
-
資源ID:29242832
資源大小:21.51KB
全文頁數(shù):2頁
- 資源格式: DOC
下載積分:15積分
快捷下載
會(huì)員登錄下載
微信登錄下載
微信掃一掃登錄
友情提示
2、PDF文件下載后,可能會(huì)被瀏覽器默認(rèn)打開,此種情況可以點(diǎn)擊瀏覽器菜單,保存網(wǎng)頁到桌面,就可以正常下載了。
3、本站不支持迅雷下載,請(qǐng)使用電腦自帶的IE瀏覽器,或者360瀏覽器、谷歌瀏覽器下載即可。
4、本站資源下載后的文檔和圖紙-無水印,預(yù)覽文檔經(jīng)過壓縮,下載后原文更清晰。
5、試題試卷類文檔,如果標(biāo)題沒有明確說明有答案則都視為沒有答案,請(qǐng)知曉。
|
基于FPGA 的正弦信號(hào)源設(shè)計(jì)
基于FPGA 的正弦信號(hào)源設(shè)計(jì) 全部作者: 胡開勝 第1作者單位: 中國石油大學(xué)(北京)機(jī)電工程學(xué)院 論文摘要: 目前高精度信號(hào)源在諸多領(lǐng)域有著廣泛應(yīng)用。但傳統(tǒng)信號(hào)源的實(shí)現(xiàn)過多依賴硬件,而且外圍電路過于復(fù)雜,調(diào)試過程比較麻煩,不容易修改和升級(jí)。基于上述幾個(gè)方面的考慮,本文嘗試用VHDL以軟代硬的方法來設(shè)計(jì)1個(gè)正弦信號(hào)源,讓其幅度和頻率可控。 本文利用VHDL設(shè)計(jì)實(shí)現(xiàn)了頻率和幅度可控的正弦信號(hào)產(chǎn)生器,其中介紹了實(shí)現(xiàn)的基本原理,說明了其內(nèi)部結(jié)構(gòu)和軟件流程,簡要指出了器件的選擇依據(jù),最后給出了仿真波形。同時(shí)闡述了設(shè)計(jì)的思路和實(shí)現(xiàn)方法。經(jīng)過設(shè)計(jì)和測(cè)試,輸出波形達(dá)到了技術(shù)要求,且整個(gè)系統(tǒng)結(jié)構(gòu)緊湊、電路簡單、控制靈活、穩(wěn)定可靠、可擴(kuò)展性強(qiáng),與傳統(tǒng)的設(shè)計(jì)方法相比簡便易修改。 關(guān)鍵詞: FPGA;VHDL;正弦信號(hào)源;設(shè)計(jì) (瀏覽全文) 發(fā)表日期: 2008年03月14日 同行評(píng)議: (暫時(shí)沒有) 綜合評(píng)價(jià): (暫時(shí)沒有) 修改稿: