電子設(shè)計(jì)競(jìng)賽培訓(xùn)數(shù)字電路,黃正華2013年8月,1.組合邏輯電路2.鎖存器與觸發(fā)器3.時(shí)序邏輯電路4.脈沖波形的變換與產(chǎn)生5.EDA設(shè)計(jì),一、組合電路的特點(diǎn),=F0（I0、I1,In-1）,=F1（I0、I1,In-1）,=F1（I0、I1,In-1）,1.邏輯功能特點(diǎn),電路在任何時(shí)刻的輸出狀態(tài)只取決于該時(shí)刻的輸入狀態(tài)，而與原來的狀態(tài)無關(guān)。,2.電路結(jié)構(gòu)特點(diǎn),(1)輸出、輸入之間沒有反饋延遲電路,(2)不包含記憶性元件(觸發(fā)器)，僅由門電路構(gòu)成,1.組合邏輯電路,二、組合電路邏輯功能表示方法,真值表，卡諾圖，邏輯表達(dá)式，時(shí)間圖(波形圖),三、組合電路分類,1.按邏輯功能不同：,加法器比較器編碼器譯碼器數(shù)據(jù)選擇器和分配器只讀存儲(chǔ)器,2.按開關(guān)元件不同：,CMOSTTL,3.按集成度不同：,SSIMSILSIVLSI,典型組合邏輯集成電路真值表，功能表編碼器：2nn普通編碼器/優(yōu)先編碼器使能端CD4532：83線優(yōu)先編碼器譯碼器/數(shù)據(jù)分配器：n2n譯碼器擴(kuò)展：正確設(shè)置使能端邏輯函數(shù)用譯碼器實(shí)現(xiàn)：譯碼器輸出端為輸入函數(shù)最小項(xiàng)74X138：24線譯碼器74X139：38線譯碼器,數(shù)據(jù)選擇器MUX地址選擇端n、輸入數(shù)據(jù)源端2n，輸出端單/互補(bǔ)數(shù)據(jù)選擇器擴(kuò)展邏輯函數(shù)發(fā)生器：類似譯碼器數(shù)據(jù)選擇器輸出端為地址選擇端最小項(xiàng)與各輸入數(shù)據(jù)源端乘積之和74HC151：地址選擇端3、數(shù)據(jù)源端8數(shù)值比較器3個(gè)輸出端：FA>B，F(xiàn)AM）進(jìn)位控制,4.脈沖波形的變換與產(chǎn)生,1.單穩(wěn)態(tài)觸發(fā)器特點(diǎn)單穩(wěn)態(tài)觸發(fā)器只有一個(gè)穩(wěn)態(tài)，還有一個(gè)暫穩(wěn)態(tài)，在沒有觸發(fā)信號(hào)作用時(shí)處于穩(wěn)定狀態(tài)在外來觸發(fā)信號(hào)作用下，電路由穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài)暫穩(wěn)態(tài)維持一定時(shí)間后，電路自動(dòng)回到穩(wěn)態(tài)，暫穩(wěn)態(tài)維持一定時(shí)間的長(zhǎng)短，取決于電路本身的RC參數(shù)波形圖：輸出脈沖寬度tw0.7RC74121：不可重復(fù)觸發(fā)單穩(wěn)態(tài)觸發(fā)器MC14528：可重復(fù)觸發(fā)單穩(wěn)態(tài)觸發(fā)器應(yīng)用：定時(shí)、延時(shí)、噪聲消除,2.施密特觸發(fā)器特點(diǎn)施密特觸發(fā)器屬于電平觸發(fā)器件，當(dāng)輸入信號(hào)達(dá)到某一定電壓值時(shí)，輸出電壓會(huì)發(fā)生突變閾值電壓正向閾值電壓(VT+)：輸入信號(hào)增加負(fù)向閾值電壓(VT-)：輸入信號(hào)減少回差電壓VVT+VT-兩種輸出形式：同相輸出和反相輸出工作波形、傳輸特性門電路構(gòu)成施密特觸發(fā)器VT+、VT-、VCD40106：集成施密特觸發(fā)器,3.多諧振蕩器特點(diǎn)多諧振蕩器又稱矩形波發(fā)生器，無穩(wěn)定狀態(tài)，有兩個(gè)暫穩(wěn)態(tài)，電路一旦起振，兩個(gè)暫穩(wěn)態(tài)就交替變化，不停地輸出矩形脈沖信號(hào)?；窘M成：開關(guān)器件，RC門電路構(gòu)成多諧振蕩器t1.4RC施密特觸發(fā)器構(gòu)成多諧振蕩器,3.555定時(shí)器構(gòu)成：分壓器、電壓比較器、SR鎖存器、放電三極管、緩沖器各引腳與電路對(duì)應(yīng)關(guān)系應(yīng)用施密特觸發(fā)器單穩(wěn)態(tài)觸發(fā)器多諧振蕩器,5.EDA設(shè)計(jì),2、編碼器設(shè)計(jì)一個(gè)8輸入優(yōu)先級(jí)編碼器，y0級(jí)別最低，y7級(jí)別最高；輸出為3位編碼。,3、譯碼器譯碼器是編碼器的逆過程。如3-8譯碼器：,譯碼輸出低有效,4、加法器帶進(jìn)位的4位加法器符號(hào)如下：,方法1：用forloop語句實(shí)現(xiàn),方法2：直接使用加法“+”函數(shù)：,加法器仿真結(jié)果：,5、多路選擇器前面用if語句、case語句、條件賦值語句、選擇賦值語句分別描述過4選1選擇器。6、三態(tài)門及總線緩沖器VHDL語言通過指定大寫的Z值表示高阻狀態(tài)a:std_logic;a_bus:std_logic_vector(7downto0);指定高阻狀態(tài)如下：a<=Z;a_bus<=“ZZZZZZZZ”;,1）三態(tài)門電路描述,三態(tài)門仿真結(jié)果：,2）單向總線緩沖器,3）雙向總線緩沖器,二、常用時(shí)序電路設(shè)計(jì)1、觸發(fā)器（Flip_Flop）1）D觸發(fā)器,異步置位/復(fù)位D觸發(fā)器,同步復(fù)位D觸發(fā)器,比較：異步置位的鎖存器（Latch）,2、寄存器8位串行輸入、串行輸出移位寄存器：,8位移位寄存器描述（結(jié)構(gòu)描述）,8位移位寄存器直接用信號(hào)連接描述,移位寄存器仿真結(jié)果：,帶允許端的十二進(jìn)制計(jì)數(shù)器,可逆計(jì)數(shù)器（加減計(jì)數(shù)器）,可逆計(jì)數(shù)器仿真結(jié)果：,例：六十進(jìn)制（分、秒）計(jì)數(shù)器,60進(jìn)制計(jì)數(shù)器仿真結(jié)果：,例：由8個(gè)觸發(fā)器構(gòu)成的行波計(jì)數(shù)器：,基本元件dffr的描述：,采用元件例化描述8位行波計(jì)數(shù)器:,8位行波計(jì)數(shù)器仿真結(jié)果：,摩爾狀態(tài)機(jī)的VHDL設(shè)計(jì),摩爾型狀態(tài)機(jī)的輸出僅與當(dāng)前狀態(tài)有關(guān),次態(tài)邏輯,狀態(tài)寄存器,次態(tài)邏輯,復(fù)位信號(hào),時(shí)鐘信號(hào),輸入,次態(tài),當(dāng)前狀態(tài),輸出,摩爾型狀態(tài)機(jī)真值表：,米勒狀態(tài)機(jī)的VHDL設(shè)計(jì),米勒型狀態(tài)機(jī)的輸出不僅是當(dāng)前狀態(tài)的函數(shù)，也是輸入信號(hào)的函數(shù)。,次態(tài)邏輯,狀態(tài)寄存器,次態(tài)邏輯,復(fù)位信號(hào),時(shí)鐘信號(hào),輸入,次態(tài),當(dāng)前狀態(tài),輸出,米勒型狀態(tài)機(jī)真值表：,