1電工電子技術形成性考核冊參考答案電工電子技術作業(yè) 4一、單項選擇題1、邏輯函數表示方法中具有唯一性的是（ A ） 。A.真值表 B.表達式 C.邏輯圖 D.卡諾圖2、下列器件中，屬于組合邏輯電路的是（ B ） 。A.加法器和計數器 B.編碼器和數據選擇器C.譯碼器和寄存器 D.計數器和定時器3、二進制計數器的計數長度為 16，利用置數功能，可構成長度為（ A ）的其他進制計數器。A.小于 16 B.大于 16 C.等于 16 D.任意4、D/A 轉換器，其分辨率數值（ C ） ，分辨能力（ C ） ，且分辨率與滿刻度輸出電壓（ C ） 。A.越大，越高，有關 B. 越小，越低，有關C.越小，越高，無關 D. 越小，越低，無關二、判斷題1、數字電路中某器件管腳的高、低電位，只能與邏輯代數中的邏輯變量值1、0 相對應。 （ ）2、在門電路器件中， “74”指該器件為 TTL 電路類型、 “40”指該器件為CMOS 電路類型。 （ ）3、時序電路工作特點是：任意時刻的輸出狀態(tài)，不僅取決于當前輸入，而且與前一時刻的電路狀態(tài)有關。 （ ）4、555 定時器，常用于模擬與數字混合使用的場合，其應用范圍是對波形進行整形。 （ ）三、簡答題1. 對于或門、或非門，它們的多余輸入端應當如何處理？對于與門、與非門，它們的多余輸入端又應當如何處理？對于 CMOS 電路多余輸入端是否不允許懸空？2答：對于或門、或非門電路，它們的多余輸入端應當接低電位；與門、與非門，多余輸入端應當接高電位。 （對于 TTL 電路輸入端懸空相當于高電位）CMOS 電路輸入端不允許懸空。2. 組合邏輯電路的邏輯功能和電路結構的特點是什么？答：組合邏輯電路的特點是：從邏輯功能上看：輸出只與當時輸入的邏輯值有關，而與該時刻之前的輸入及電路狀態(tài)均無關，或稱其沒有記憶功能。從電路結構上看，構成組合邏輯電路的各門電路之間沒有反饋環(huán)路。3. 主從型 JK 觸發(fā)器，在 CP 上升沿的作用下，其動作有何特點？答：主從型觸發(fā)器，又稱為電位觸發(fā)型方式，其動作特點是：時鐘 CP 上升沿到來前一刻瞬間，J、K 接收輸入信號，并要求在 CP=1 期間，輸入狀態(tài)保持穩(wěn)定。時鐘下降沿到來后產生輸出。4. 邊沿型 JK 觸發(fā)器，在 CP 脈沖信號的作用下，其動作有何特點？（分為負邊沿、正邊沿兩種情形）答：負邊沿型（下降沿觸發(fā)型）：CP 下降沿到來的前一刻瞬間，J、K 接收輸入；CP 下降沿到來后產生輸出。正邊沿型（上升沿觸發(fā)型）：CP 上升沿到來前一刻瞬間，J、K 接收輸入；CP 上升沿到來后產生輸出。三、 綜合題 1. 一個三位二進制數碼由高位至低位分別送至電路的三個輸入端，要求三位數碼中有奇數個 1 時，電路輸出為 1，否則為 0。試畫出邏輯圖。解：（1）根據提出的邏輯功能要求，列出真值表如下表。A B C F000011110011001101010101011010013（2）根據真值表列寫出函數表達式F= ABCCBA= )()(上式中= = =(CA所以 F= )()(ABA=BAC（3） 畫邏輯圖由表達式可畫出邏輯圖如下圖所示，它由兩個異或門構成。3.分析圖 1 組合邏輯電路，寫出邏輯函數 FI、F2、F3、的表達式，并指出其邏輯功能。解：F1=A.B F3=A.B F2=AB+AB 其邏輯功能是實現兩個一位二進制數的比較功能。5.由中規(guī)模計數器 74161 構成的計數電路如下圖所示。設計數器的初態(tài)為0，即 QDQCQBQA=0000， （ 1）繪出其計數狀態(tài)圖， （2）分析其計數長度是多少？FCBA =1=14解：設計數器的初態(tài)為 0，即 QDQCQBQA=0000，繪出其計數狀態(tài)圖如下 0000->0001->0010->0011->0100->0101->0110->0111->1000->1001->1010->1011->由于計數器的循環(huán)計數狀態(tài)共有 7 個，即計數長度為 7，是一個七進制加法計數器。