《可編程只讀存儲(chǔ)器PROM和可編程邏輯陣列PLA》由會(huì)員分享，可在線閱讀，更多相關(guān)《可編程只讀存儲(chǔ)器PROM和可編程邏輯陣列PLA（2頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、本文格式為Word版，下載可任意編輯 可編程只讀存儲(chǔ)器PROM和可編程邏輯陣列PLA 一、可編程只讀存儲(chǔ)器PROM PROM的結(jié)構(gòu)是與陣列固定、或陣列可編程的PLD器件，對(duì)于有大量輸入信號(hào)的PROM，比較適合作為存儲(chǔ)器來(lái)存放數(shù)據(jù)，它在計(jì)算機(jī)系統(tǒng)和數(shù)據(jù)自動(dòng)掌握等方面起著重要的作用。對(duì)于較少的輸入信號(hào)組成的與陣列固定、或陣列可編程的器件中，也可以很便利地實(shí)現(xiàn)任意組合規(guī)律函數(shù)。 例1： 下圖是一個(gè)8（字線）×4（數(shù)據(jù)）的存儲(chǔ)器數(shù)據(jù)陣列圖。 將左圖地址擴(kuò)展成n條地址線，n位地址碼可尋址2n個(gè)信息單元，產(chǎn)生字線為2n條，其輸出若是m位，則存儲(chǔ)器的總?cè)萘课?n×m位。

2、 若當(dāng)EPROM2716的容量不能滿(mǎn)意使用要求，且僅有2716芯片時(shí)，可用多片并聯(lián)來(lái)擴(kuò)展地址線和數(shù)據(jù)線。下圖是將2片2716擴(kuò)展成2048×16的數(shù)據(jù)位進(jìn)行擴(kuò)展連接示意圖。 從組合電路角度來(lái)看: 例2：試用適當(dāng)容量的PROM實(shí)現(xiàn)兩個(gè)兩位二進(jìn)制數(shù)比較的比較器。 （1）兩個(gè)兩位二進(jìn)制數(shù)分別為A1A0和B1B0，當(dāng)A1A0大于B1B0時(shí)，F(xiàn)1＝1，A1A0等于B1B0時(shí)，F(xiàn)2＝1，A1A0小于B1B0時(shí)，F(xiàn)3＝1，下表給出了兩位二進(jìn)制和比較結(jié)果的輸入輸出對(duì)比表， 二、可編程規(guī)律陣列PLA 可編程規(guī)律陣列PLA和PRO

3、M相比之下，有如下特點(diǎn)： （一）PROM是與陣列固定、或陣列可編程，而PLA是與和或陣列全可編程。 （二）PROM與陣列是全譯碼的形式，而PLA是依據(jù)需要產(chǎn)生乘積項(xiàng)，從而減小了陣列的規(guī)模。 （三）PROM實(shí)現(xiàn)的規(guī)律函數(shù)采納最小項(xiàng)表達(dá)式來(lái)描述；而用PLA實(shí)現(xiàn)規(guī)律函數(shù)時(shí)，運(yùn)用簡(jiǎn)化后的最簡(jiǎn)與或式，即由與陣列構(gòu)成乘積項(xiàng)，依據(jù)規(guī)律函數(shù)由或陣列實(shí)現(xiàn)相應(yīng)乘積項(xiàng)的或運(yùn)算。 （四）在PLA中，對(duì)多輸入、多輸出的規(guī)律函數(shù)可以利用公共的與項(xiàng)，因而，提高了陣列的利用率。 （2）轉(zhuǎn)換器有四個(gè)輸入信號(hào)，化簡(jiǎn)后需用到7個(gè)不同的乘積項(xiàng)，組成4 個(gè)輸出函數(shù)，故選用四輸入的7×4PLA實(shí)現(xiàn)，下圖是四位自然二進(jìn)制碼轉(zhuǎn)換為四位格雷碼轉(zhuǎn)換器PLA陣列圖。 右圖僅用了七個(gè)乘積項(xiàng)，比PROM全譯碼少用9個(gè)，實(shí)現(xiàn)的規(guī)律功能是一樣的。從而降低了芯片的面積，提高了芯片的利用率，所以用它來(lái)實(shí)現(xiàn)多輸入、多輸出的簡(jiǎn)單規(guī)律函數(shù)較PROM有優(yōu)越之處。PLA除了能實(shí)現(xiàn)各種組合電路外，還可以在或陣列之后接入觸發(fā)器組，作為反饋輸入信號(hào)，實(shí)現(xiàn)時(shí)序規(guī)律電路。 第 2 頁(yè) 共 2 頁(yè)