精選優(yōu)質(zhì)文檔-傾情為你奉上一、選擇題（每小題1.5分）第一章：1. 帶符號(hào)位二進(jìn)制數(shù)的反碼是（ ）。 A. B. C. D. 2. 十進(jìn)制數(shù)5對(duì)應(yīng)的余3碼是（ ）。 A. 0101 B. 1000 C. 1010 D. 11003. 二進(jìn)制代碼1011對(duì)應(yīng)的格雷碼是（ ）。 A. 1011 B. 1010 C. 1110 D. 0001第二章：1. 下列公式中哪一個(gè)是錯(cuò)誤的？ （ ） A. B. C. D. 2. 下列各式中哪個(gè)是三變量A、B、C的最小項(xiàng)？ （ ） A. B. C. D. 3. 下列函數(shù)中不等于A的是（ ）。 A. A1 B. AA C. AAB D. A（AB）4. 在邏輯代數(shù)的加法運(yùn)算中，11（ ）。 A. 2 B. 1 C. 10 D. 05. A1（ ）。 A. B. 1 C. D. 06. 含有A、B、C、D四個(gè)邏輯變量的函數(shù)Y=A+B+D中所含最小項(xiàng)的個(gè)數(shù)是（ ）。 A. 3 B. 8 C. 14 D. 167. 下列函數(shù)中等于AB的是（ ）。 A. （A1）B B. （AB）B C. AAB D. A（AB）8. 為了將600份文件順序編碼，如果采用二進(jìn)制代碼，最少需要用（ ）位。 A. 3 B. 10 C. 1024 D. 6009. 為了將600個(gè)運(yùn)動(dòng)員順序編碼，如果采用八進(jìn)制代碼，最少需要用（ ）位。 A. 3 B. 4 C. 10 D. 75第三章：1. 采用漏極開路輸出門電路（OD門）主要解決了（ ）。 A. CMOS門不能相“與”的問(wèn)題 B. CMOS門的輸出端不能“線與”的問(wèn)題C. CMOS門的輸出端不能相“或”的問(wèn)題2. 下列哪個(gè)特點(diǎn)不屬于CMOS傳輸門？（ ） A. CMOS傳輸門屬于雙向器件。 B. CMOS的輸入端和輸出端可以互易使用。C. CMOS傳輸門很容易將輸入的高、低電平V變換為輸出的高、低電平V。3. 晶體三極管是（ ），場(chǎng)效應(yīng)管是（ ）。 A. 電壓控制器件 B. 電流控制器件 C. 其它物理量控制器件4. 如果將與非門當(dāng)作反相器使用，各輸入端應(yīng)如何連接？ （ ） A. 與非門的一個(gè)輸入端當(dāng)作反相器的輸入端，其它輸入端都接高電平B. 與非門的一個(gè)輸入端當(dāng)作反相器的輸入端，其它輸入端都接低電平C. 與非門的一個(gè)輸入端當(dāng)作反相器的輸出端，其它輸入端都接高電平D. 與非門的一個(gè)輸入端當(dāng)作反相器的輸出端，其它輸入端都接低電平5. 下列哪種門電路不能實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸？ （ ） A. OD門 B. CMOS傳輸門 C. 三態(tài)門6. 如果將異或門當(dāng)作反相器使用，各輸入端應(yīng)如何連接？ （ ）A. 異或門的一個(gè)輸入端當(dāng)作反相器的輸入端，另一個(gè)輸入端都接高電平B. 異或門的一個(gè)輸入端當(dāng)作反相器的輸入端，另一個(gè)輸入端都接低電平C. 異或門的一個(gè)輸入端當(dāng)作反相器的輸出端，另一個(gè)輸入端都接高電平D. 異或門的一個(gè)輸入端當(dāng)作反相器的輸出端，另一個(gè)輸入端都接低電平第四章：1. 編碼電路和譯碼電路中，（ ）電路的輸出是二進(jìn)制代碼。 A. 編碼 B. 譯碼 C. 編碼和譯碼2. 在下列邏輯電路中，不是組合邏輯電路的有()。 A. 譯碼器 B. 數(shù)據(jù)選擇器 C. 計(jì)數(shù)器 D. 數(shù)值比較器3. （ ）是構(gòu)成組合邏輯電路的基本單元。 A. 觸發(fā)器 B. 門電路 C. 門電路和觸發(fā)器4. 下列說(shuō)法錯(cuò)誤的是（ ）。 A. 74HC148的輸入和輸出均以低電平作為有效信號(hào)。B. 74HC138的輸出以低電平作為有效信號(hào)。 C. 7448的輸出以低電平為有效信號(hào)。5. 對(duì)于3位二進(jìn)制譯碼器，其相應(yīng)的輸出端共有（ ）個(gè)。 A. 3 B. 8 C. 6 D. 106. 一個(gè)8選1數(shù)據(jù)選擇器的地址端有（ ）個(gè)。 A. 8 B. 1 C. 3 D. 27. 用7448可以直接驅(qū)動(dòng)（ ）的半導(dǎo)體數(shù)碼管。 A. 共陰極 B. 共陽(yáng)極8. 兩個(gè)1位二進(jìn)制數(shù)A和B相比較，可以用（ ）作為A > B的輸出信號(hào)Y（A>B）。A. B. C. D. 9. 兩個(gè)1位二進(jìn)制數(shù)A和B相比較，可以用（ ）作為A < B的輸出信號(hào)Y（A<B）。A. B. C. D. 10. 兩個(gè)1位二進(jìn)制數(shù)A和B相比較，可以用（ ）作為A = B的輸出信號(hào)Y（A=B）。A. B. C. D. 11. 一個(gè)4選1數(shù)據(jù)選擇器的地址端有（ ）個(gè)。 A. 8 B. 1 C. 3 D. 212. 在8線3線優(yōu)先編碼器74HC148中，擴(kuò)展端的低電平輸出信號(hào)表示（ ）。A. “電路工作，但無(wú)編碼輸入” B. “電路工作，而且有編碼輸入”第五章：1. 為實(shí)現(xiàn)將D觸發(fā)器轉(zhuǎn)換成觸發(fā)器，應(yīng)使（ ）。 A. D=Q B. D= C. D=T2. 為實(shí)現(xiàn)將D觸發(fā)器轉(zhuǎn)換成T觸發(fā)器，應(yīng)使（ ）。 A. D=Q B. D= C. D=T D. 3. 為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換成觸發(fā)器，應(yīng)使（ ）。 A. J=K=T B. J=K=1 C. D. 4. JK觸發(fā)器，在J=K=1時(shí)，加上時(shí)鐘脈沖，則觸發(fā)器( ) A. 保持原態(tài) B. 置0 C. 置1 D. 翻轉(zhuǎn)5. 一個(gè)觸發(fā)器可記錄一位二進(jìn)制代碼，它有（ ）個(gè)穩(wěn)態(tài)。 A. 0 B. 1 C. 2 D.46. 存儲(chǔ)8位二進(jìn)制信息需要（ ）個(gè)觸發(fā)器。 A. 2 B. 3 C. 4 D. 87. JK觸發(fā)器，在J=0，K=1時(shí)，加上時(shí)鐘脈沖，則觸發(fā)器( ) A. 保持原態(tài) B. 置0 C. 置1 D. 翻轉(zhuǎn)8. 對(duì)于T觸發(fā)器，若原態(tài)Q=0，欲使次態(tài)，應(yīng)使輸入端T=（ ）。 A. 0 B. 1 C. Q D. 9. 對(duì)于T觸發(fā)器，若原態(tài)Q=1，欲使次態(tài)，應(yīng)使輸入端T=（ ）。 A. 0 B. 1 C. Q D. 第六章：1. 下列說(shuō)法正確的是（ ）。 A. 編碼器是時(shí)序邏輯電路。 B. 計(jì)數(shù)器是時(shí)序邏輯電路。C. 單穩(wěn)態(tài)觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)。 D. 寄存器是組合邏輯電路。2. 以下集成電路屬于計(jì)數(shù)器的是（ ）。 A. 74LS138 B. 74LS148 C. 74LS160 D. 74LS1513. Moore型時(shí)序邏輯電路的輸出是()的函數(shù)。 A.輸入B.系統(tǒng)狀態(tài)C輸入和系統(tǒng)狀態(tài)4. 某計(jì)數(shù)器的輸出波形如下圖所示，該計(jì)數(shù)器是（ ）進(jìn)制計(jì)數(shù)器。 A. 4 B. 5 C. 6 D. 75. 4位移位寄存器作環(huán)形計(jì)數(shù)器時(shí)，會(huì)有（ ）個(gè)無(wú)效狀態(tài)。 A. 8 B. 10 C. 12 D. 166. 一個(gè)4位的二進(jìn)制減法計(jì)數(shù)器，由0000狀態(tài)開始，經(jīng)過(guò)25個(gè)時(shí)鐘脈沖后，此計(jì)數(shù)器的狀態(tài)為( )。 A. 1100 B. 1000 C. 0111 D. 10107. 一位8421BCD碼計(jì)數(shù)器至少需要（ ）個(gè)觸發(fā)器。 A. 3 B. 4 C. 5 D. 108. 用同步二進(jìn)制計(jì)數(shù)器從0做加法，計(jì)到十進(jìn)制數(shù)178，則最少需要（ ）個(gè)觸發(fā)器。A. 10 B. 6 C. 7 D. 89. 4位移位寄存器，串行輸入時(shí)經(jīng)（ ）個(gè)脈沖后，4位數(shù)碼全部移入寄存器中。 A. 2 B. 4 C. 10 D. 16第七章：1. 要構(gòu)成容量為4K×8的RAM，需要（ ）片容量為256×8的RAM。 A. 4 B. 8 C. 16 D. 322. 尋址容量為256K×4的RAM需要（ ）根地址線。 A. 4 B. 8 C. 16 D. 183. 一個(gè)容量為512×1的靜態(tài)RAM具有（ ）。 A. 地址線9根，數(shù)據(jù)線1根 B. 地址線1根，數(shù)據(jù)線9根C. 地址線512根，數(shù)據(jù)線9根 D. 地址線9根，數(shù)據(jù)線512根第十章：1. 石英晶體多諧振蕩器的突出優(yōu)點(diǎn)是（ ）。 A. 速度高 B. 電路簡(jiǎn)單 C. 振蕩頻率穩(wěn)定 D. 輸出波形邊沿陡峭2. TTL單定時(shí)器型號(hào)的最后幾位數(shù)字為（ ）。 A. 555 B. 556 C. 7555 D. 75563. CMOS雙定時(shí)器型號(hào)的最后幾位數(shù)字為（ ）。 A. 555 B. 556 C. 7555 D. 75564. 以下各電路中，（ ）可以產(chǎn)生脈沖定時(shí)。A. 多諧振蕩器 B. 單穩(wěn)態(tài)觸發(fā)器 C. 施密特觸發(fā)器 D. 石英晶體多諧振蕩器5. 用555定時(shí)器組成施密特觸發(fā)器，當(dāng)輸入控制端CO外接10V電壓時(shí)，回差電壓為（ ）V。A. 3.33V B. 5V C. 6.66V D. 10V6. 多諧振蕩器可產(chǎn)生（ ）。A. 正弦波 B. 矩形脈沖 C. 三角波 D. 鋸齒波第十一章：1. 4位倒T型電阻網(wǎng)絡(luò)DAC的電阻網(wǎng)絡(luò)的電阻取值有（ ）種。 A. 1 B. 2 C. 4 D. 82. 將一個(gè)時(shí)間上連續(xù)變化的模擬量轉(zhuǎn)換為時(shí)間上離散的模擬量的過(guò)程稱為（ ）。 A. 采樣 B. 量化 C. 保持 D. 編碼3. 一個(gè)無(wú)符號(hào)8位數(shù)字量輸入的DAC，其分辨率為（ ）。 A. 1 B. 3 C. 4 D. 8二、填空題（每題3分）第一章：1. (5.375)10( )2 (3D.4)16( )10( )8 2. (54.375)10( )2 (8F.4)16( )10( )83. (37.375)10( )2 (2C.4)16( )10( )8第二章：1. 邏輯代數(shù)的基本運(yùn)算有 、 和 三種。2. 邏輯代數(shù)的三種基本定理是 、 和 。3. 函數(shù)YABBC的最小項(xiàng)表達(dá)式為 。第六章：1. 數(shù)字電路按照是否有記憶功能通?？煞譃閮深悾?和 。2. 欲設(shè)計(jì)七進(jìn)制計(jì)數(shù)器，如果設(shè)計(jì)合理，采用同步二進(jìn)制計(jì)數(shù)器，最少應(yīng)使用 個(gè)觸發(fā)器。3. 欲設(shè)計(jì)一個(gè)37進(jìn)制的計(jì)數(shù)器至少需要用 片74LS160。第七章：1. 某臺(tái)計(jì)算機(jī)的內(nèi)存儲(chǔ)器設(shè)置有32位的地址線，16位并行數(shù)據(jù)輸入/輸出端，則它的最大存儲(chǔ)量是 。2. 若存儲(chǔ)器的容量為512K×8位，則地址代碼應(yīng)取 位。3. 一個(gè)容量為1024×8位的靜態(tài)RAM有 根地址線， 根數(shù)據(jù)線。第十一章：1. 和 是衡量A/D轉(zhuǎn)換器和D/A轉(zhuǎn)換器性能優(yōu)劣的主要標(biāo)志。2. 權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的優(yōu)點(diǎn) ，缺點(diǎn)是 。3. 在D/A轉(zhuǎn)換器和A/D轉(zhuǎn)換器中通常用 和 來(lái)描述轉(zhuǎn)換精度。三、化簡(jiǎn)題（每小題4分）1. 2. 3. 4. 5. 6. 7. 8. 9. 10. ，給定約束條件為。11. ，給定約束條件為。12. ，給定約束條件為。四、綜合題第四章：（每題7分）1. 分析下圖電路的邏輯功能，寫出輸出的邏輯函數(shù)式，列出真值表，說(shuō)明電路邏輯功能的特點(diǎn)。2. 分析下圖電路的邏輯功能，寫出Y1、Y2的邏輯函數(shù)式，列出真值表，指出電路完成什么邏輯功能。3. 分析下圖電路，寫出輸出Z的邏輯函數(shù)式。74HC151為8選1數(shù)據(jù)選擇器，輸出的邏輯函數(shù)式為。4. 試畫出用3線8線譯碼器74HC138和門電路產(chǎn)生如下多輸出邏輯函數(shù)的邏輯圖。5. 試用4選1數(shù)據(jù)選擇器74HC153產(chǎn)生邏輯函數(shù)。6. 試用8選1數(shù)據(jù)選擇器74HC151產(chǎn)生邏輯函數(shù)。第五章：（每題8分）1. 在下圖所示電路中，若的電壓波形如圖中所示，試畫出和端與之對(duì)應(yīng)的電壓波形。假定觸發(fā)器的初始狀態(tài)為。2. 已知脈沖觸發(fā)JK觸發(fā)器輸入端J、K和CLK的電壓波形如下圖所示，試畫出和端對(duì)應(yīng)的電壓波形。假定觸發(fā)器的初始狀態(tài)為。3. 已知CMOS邊沿觸發(fā)方式JK觸發(fā)器各輸入端的電壓波形如下圖所示，試畫出和端對(duì)應(yīng)的電壓波形。第六章：1. 分析下圖計(jì)數(shù)器電路，說(shuō)明這是多少進(jìn)制的計(jì)數(shù)器。畫出該電路的狀態(tài)轉(zhuǎn)換圖（按Q3Q2Q1Q0排列）。2. 分析下圖計(jì)數(shù)器電路，說(shuō)明這是多少進(jìn)制的計(jì)數(shù)器。畫出該電路的狀態(tài)轉(zhuǎn)換圖（按Q3Q2Q1Q0排列）。3. 試分析下圖的計(jì)數(shù)器在M1和M0時(shí)各為幾進(jìn)制。4. 分析下圖時(shí)序電路的邏輯功能，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，并說(shuō)明該電路能否自啟動(dòng)。5. 分析下圖時(shí)序電路的邏輯功能，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，并說(shuō)明該電路能否自啟動(dòng)。專心-專注-專業(yè)