《第九講-只讀存儲器閃速存儲器和存儲器于CPU的連接PPT優(yōu)秀課件》由會員分享，可在線閱讀，更多相關(guān)《第九講-只讀存儲器閃速存儲器和存儲器于CPU的連接PPT優(yōu)秀課件（37頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、1主存儲器（二）主存儲器（二）只讀存儲器及存儲器與只讀存儲器及存儲器與CPU的連接的連接2l只讀存儲器l閃速存儲器l存儲器與CPU的連接存儲器容量的擴展CPU與存儲器的連接存儲器舉例3二二. .只讀存儲器只讀存儲器1.ROM1.ROM的分類的分類 缺點缺點不能重寫不能重寫只能一次只能一次性改寫性改寫只讀存儲器只讀存儲器 掩模式掩模式 (ROM)一次編程一次編程(PROM) 多次編程多次編程(EPROM)(EEPRPM)定義定義數(shù)據(jù)在芯片制造過程數(shù)據(jù)在芯片制造過程中就確定中就確定 用戶可自行改變產(chǎn)品用戶可自行改變產(chǎn)品中某些存儲元中某些存儲元 可以用紫外光照可以用紫外光照 射射或電擦除原來的數(shù)據(jù)，

2、或電擦除原來的數(shù)據(jù)，然后再重新寫入新的數(shù)然后再重新寫入新的數(shù)據(jù)據(jù)優(yōu)點優(yōu)點 可靠性和集成度可靠性和集成度高，價格便宜高，價格便宜 可以根據(jù)用戶需要可以根據(jù)用戶需要編程編程 可以多次改寫可以多次改寫ROM中的內(nèi)容中的內(nèi)容閃速存儲器閃速存儲器Flash memory4(1) (1) 掩模式掩模式ROMROM 采用掩模工藝制成，其內(nèi)容由廠方生產(chǎn)時寫入，采用掩模工藝制成，其內(nèi)容由廠方生產(chǎn)時寫入，用戶只能讀出使用而不能改寫。用戶只能讀出使用而不能改寫。有有MOSMOS管的位管的位表示存表示存1 1，沒有沒有MOSMOS管的位管的位表示存表示存0 0。567 （2）. PROM (一次性編程一次性編程) V

3、CC行線行線列線列線熔絲熔絲寫寫“0”時：時： 燒斷熔燒斷熔絲絲寫寫“1”時：時： 保留熔保留熔絲絲8（ 3）. EPROM (多次性編程多次性編程 ) (1) N型溝道浮動?xùn)判蜏系栏訓(xùn)?MOS 電路電路G 柵極柵極S 源源D 漏漏紫外線全部擦洗紫外線全部擦洗D 端加正電壓端加正電壓形成浮動?xùn)判纬筛訓(xùn)臩 與與 D 不導(dǎo)通為不導(dǎo)通為 “0”D 端不加正電壓端不加正電壓不形成浮動?xùn)挪恍纬筛訓(xùn)臩 與與 D 導(dǎo)通為導(dǎo)通為 “1”SGDN+N+P基片基片GDS浮動?xùn)鸥訓(xùn)臩iO2+ + + + +_ _ _ 9控制邏輯控制邏輯Y 譯碼譯碼X 譯譯碼碼數(shù)據(jù)緩沖區(qū)數(shù)據(jù)緩沖區(qū)Y 控制控制128 128存

4、儲矩陣存儲矩陣PD/ProgrCSA10A7A6A0DO0DO7112A7A1A0VSSDO2DO0DO127162413VCCA8A9VPPCSA10PD/ProgrDO3DO7(2) 2716 EPROM 的邏輯圖和引腳的邏輯圖和引腳PD/ProgrPD/Progr功率下降功率下降 / 編程輸入端編程輸入端 讀出時讀出時 為為 低電平低電平10(4) (4) 電擦可編程只讀存儲器電擦可編程只讀存儲器EEPROMEEPROM 若若V VG G為正電壓，第一浮空柵極與漏極之間產(chǎn)生隧道效應(yīng)，使為正電壓，第一浮空柵極與漏極之間產(chǎn)生隧道效應(yīng)，使電子注入第一浮空柵極，即編程寫入。電子注入第一浮空柵極，

5、即編程寫入。 若使若使V VG G為負電壓，強使第一級浮空柵極的電子散失，即擦除。為負電壓，強使第一級浮空柵極的電子散失，即擦除。 EEPROM EEPROM的編程與擦除電流很小的編程與擦除電流很小, ,可用普通電源供電可用普通電源供電, ,而且擦除而且擦除可按字節(jié)進行?？砂醋止?jié)進行。 它的主要它的主要特點是能在特點是能在應(yīng)用系統(tǒng)中應(yīng)用系統(tǒng)中在線改寫，在線改寫，斷電后信息斷電后信息保存，因此保存，因此目前得到廣目前得到廣泛應(yīng)用。泛應(yīng)用。第一級浮空柵第一級浮空柵第二級浮空柵第二級浮空柵基片源極- - - - - - -漏極電極導(dǎo)體控制柵極二氧化硅12三三. .閃速存儲器閃速存儲器1.1.什么是閃

6、速存儲器什么是閃速存儲器? ?Flash Memory 閃速存儲器是一種高密度、非易失性的讀閃速存儲器是一種高密度、非易失性的讀/寫半導(dǎo)寫半導(dǎo)體存儲器，它突破了傳統(tǒng)的存儲器體系，改善了現(xiàn)有體存儲器，它突破了傳統(tǒng)的存儲器體系，改善了現(xiàn)有存儲器的特性。存儲器的特性。特點：特點：固有的非易失性固有的非易失性(2) 廉價的高密度廉價的高密度(3) 可直接執(zhí)行可直接執(zhí)行(4) 固態(tài)性能固態(tài)性能132 2. . FLASH存儲元存儲元 143、FLASH存儲器基本操作存儲器基本操作 (1).編程操作編程操作 :實際上是寫操作。所有存儲元的原始實際上是寫操作。所有存儲元的原始狀態(tài)均處狀態(tài)均處“1”狀態(tài)，這是

7、因為擦除操作時控制柵不狀態(tài)，這是因為擦除操作時控制柵不加正電壓。編程操作的目的是為存儲元的浮空柵補充加正電壓。編程操作的目的是為存儲元的浮空柵補充電子，從而使存儲元改寫成電子，從而使存儲元改寫成“0”狀態(tài)。如果某存儲狀態(tài)。如果某存儲元仍保持元仍保持“1”狀態(tài)，則控制柵就不加正電壓。狀態(tài)，則控制柵就不加正電壓。 15(2).讀取操作讀取操作:控制柵加上正電壓。浮空柵上的負電荷控制柵加上正電壓。浮空柵上的負電荷量將決定是否可以開啟量將決定是否可以開啟MOS晶體管。如果存儲元原晶體管。如果存儲元原存存1，可認為浮空柵不帶負電，控制柵上的正電壓足，可認為浮空柵不帶負電，控制柵上的正電壓足以開啟晶體管。

8、如果存儲元原存以開啟晶體管。如果存儲元原存0，可認為浮空柵帶，可認為浮空柵帶負電，控制柵上的正電壓不足以克服浮動?xùn)派系呢撾娯撾?，控制柵上的正電壓不足以克服浮動?xùn)派系呢撾娏?，晶體管不能開啟導(dǎo)通。量，晶體管不能開啟導(dǎo)通。 16源極源極S上的正電壓吸上的正電壓吸收浮空柵中的電子，收浮空柵中的電子，從而使全部存儲元從而使全部存儲元變成變成1狀態(tài)。狀態(tài)。 1718 用用 1K 4位位 存儲芯片組成存儲芯片組成 1K 8位位 的存儲器的存儲器？片？片五、存儲器與五、存儲器與 CPU 的連接的連接 1. 存儲器容量的擴展存儲器容量的擴展 (1) 位擴展位擴展（增加存儲字長）（增加存儲字長）10根地址線根地址

9、線8根數(shù)據(jù)線根數(shù)據(jù)線DDD0479AA021142114CSWE2片片19A0A12D0D7位擴展法總結(jié)：位擴展法總結(jié)： 只加大字長，而存儲器的字數(shù)與存儲器芯片字數(shù)一只加大字長，而存儲器的字數(shù)與存儲器芯片字數(shù)一致致, 對片子沒有選片要求。對片子沒有選片要求。地址線地址線需需 13 根根 數(shù)據(jù)線數(shù)據(jù)線 8 根根 控制線控制線 WR接存儲器的接存儲器的WE 20 (2) 字擴展（增加存儲字的數(shù)量）字擴展（增加存儲字的數(shù)量） 用用 1K 8位位 存儲芯片組成存儲芯片組成 2K 8位位 的存儲器的存儲器11根地址線根地址線8根數(shù)據(jù)線根數(shù)據(jù)線？片？片2片片1K 8 8位位1K 8 8位位D7D0WEA1

10、A0A9CS0A10 1CS1212:416K 816K 816K 816K 8用用16K 8位的芯片組成位的芯片組成64K K 8位的存儲器需位的存儲器需4個芯片個芯片 地址線地址線 共需共需16根根 片內(nèi)：片內(nèi)：(214 = 16384) 14根，根， 選片：選片：2根根 數(shù)據(jù)線數(shù)據(jù)線 8根根 控制線控制線 WE 2223 (3) 字、位擴展字、位擴展用用 1K 4位位 存儲芯片組成存儲芯片組成 4K 8位位 的存儲器的存儲器8根數(shù)據(jù)線根數(shù)據(jù)線12根地址線根地址線WEA8A9A0.D7D0A11A10CS0CS1CS2CS3片選片選譯碼譯碼1K41K41K41K41K41K41K41K4？

11、片？片8片片 25 2. 存儲器與存儲器與 CPU 的連接的連接 (1) 地址線的連接地址線的連接(2) 數(shù)據(jù)線的連接數(shù)據(jù)線的連接(3) 讀讀/寫命令線的連接寫命令線的連接(4) 片選線的連接片選線的連接(5) 合理選擇存儲芯片合理選擇存儲芯片(6) 其他其他 時序、負載時序、負載*ramsel0 = A21A20 *MREQramsel1 = A21 *A20*MREQramsel2 = A21* A20 *MREQramsel3 = A21*A20*MREQ解：解：(1) 需要需要4M/1M = 4片片SRAM芯片；芯片；(2) 需要需要22條地址線條地址線(3) 譯碼器的輸出信號邏輯表達

12、式為：譯碼器的輸出信號邏輯表達式為： ramsel32-4 譯碼ramsel2ramsel1ramsel0A21A20A21A0A19A0OEMREQR/W#CPUD7D0D7D0D7D0D7D0D7D0WE* A CE1M 8DWE* A CE1M 8DWE* A CE1M 8DWE* A CE1M 8D解：解：(1) (1) 該存儲器需要該存儲器需要2048K/256K = 82048K/256K = 8片片SRAMSRAM芯片；芯片； (2) (2) 需要需要2121條地址線，因為條地址線，因為2 22121=2048K=2048K，其中高，其中高3 3位用于芯片選擇，低位用于芯片選擇，

13、低1818位作為位作為每個存儲器芯片的地址輸入。每個存儲器芯片的地址輸入。(3) (3) 該存儲器與該存儲器與CPUCPU連接的結(jié)構(gòu)圖如下。連接的結(jié)構(gòu)圖如下。 ramsel73-8譯碼ramsel2ramsel1ramsel0A20-18A20-0A17-0OE#MREQ#R/W#CPUD7D0D7D0D7D0D7D0D7D0WE A CE256K8DWE A CE256K8DWE A CE256K8DWE A CE256K8D解：解：采用字位擴展的方法。需要采用字位擴展的方法。需要32片片SRAM芯片。芯片。 ramsel73-8 譯碼ramsel2ramsel1ramsel0A22-20A

14、22-2A19-2OE#MREQ#R/W#CPUD31D0D31D0D31D0D31D0D31D0WE A CE256Kx84 片DWE A CE256Kx84 片DWE A CE256Kx84 片DWE A CE256Kx84 片D29例例4.1 解解: : (1) 寫出對應(yīng)的二進制地址碼寫出對應(yīng)的二進制地址碼(2) 確定芯片的數(shù)量及類型確定芯片的數(shù)量及類型0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15A14A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0

15、0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K8位位1K8位位RAM2片片1K4位位ROM1片片 2K8位位30(3) 分配地址線分配地址線A10 A0 接接 2K 8位位 ROM 的地址線的地址線A9 A0 接接 1K 4位位 RAM 的地址線的地址線(4) 確定片選信號確定片選信號C B A0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15 A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1

16、 1 1 1 1 1 12K 8位位1片片 ROM1K 4位位2片片RAM31 2K 8位位 ROM 1K 4位位 RAM1K 4位位 RAM&PD/ProgrY5Y4G1CBAG2BG2AMREQA14A15A13A12A11A10A9A0D7D4D3D0WR例例 4.1 CPU 與存儲器的連接圖與存儲器的連接圖32(1) 寫出對應(yīng)的二進制地址碼寫出對應(yīng)的二進制地址碼例例4.2 假設(shè)同前，要求最小假設(shè)同前，要求最小 4K為系統(tǒng)為系統(tǒng) 程序區(qū)，相鄰程序區(qū)，相鄰 8K為用戶程序區(qū)。為用戶程序區(qū)。(2) 確定芯片的數(shù)量及類型確定芯片的數(shù)量及類型(3) 分配地址線分配地址線(4) 確定片選信號確定片

17、選信號1片片 4K 8位位 ROM 2片片 4K 8位位 RAMA11 A0 接接 ROM 和和 RAM 的地址線的地址線33例例 4.3 設(shè)設(shè) CPU 有有 20 根地址線，根地址線，8 根數(shù)據(jù)線。根數(shù)據(jù)線。 并用并用 IO/M 作訪存控制信號。作訪存控制信號。RD 為讀命令，為讀命令， WR 為寫命令?，F(xiàn)有為寫命令。現(xiàn)有 2764 EPROM ( 8K 8位位 ), 外特性如下：外特性如下：用用 138 譯碼器及其他門電路（門電路自定）畫出譯碼器及其他門電路（門電路自定）畫出 CPU和和 2764 的連接圖。要求地址為的連接圖。要求地址為 F0000HFFFFFH , 并并寫出每片寫出每片

18、 2764 的地址范圍。的地址范圍。D7D0CEOECE片選信號片選信號OE允許輸出允許輸出PGM可編程端可編程端PGMA0A12342.2.存儲器舉例存儲器舉例CPU的地址總線的地址總線16根根(A15A0，A0為低位為低位)；雙向數(shù)據(jù)；雙向數(shù)據(jù)總線總線8根根(D7D0)，控制總線中與主存有關(guān)的信號有：，控制總線中與主存有關(guān)的信號有： MREQ，R/W。主存地址空間分配如下：主存地址空間分配如下： 08191為系統(tǒng)程序區(qū)，由只讀存儲芯片組成；為系統(tǒng)程序區(qū)，由只讀存儲芯片組成； 819232767為用戶程序區(qū)；最后為用戶程序區(qū)；最后(最大地址最大地址)2K地地址空間為系統(tǒng)程序工作區(qū)。址空間為系

19、統(tǒng)程序工作區(qū)。 現(xiàn)有如下存儲器芯片：現(xiàn)有如下存儲器芯片： EPROM：8K8位位(控制端僅有控制端僅有CS); SRAM：16K1位，位，2K8位，位，4K8位，位，8K8位位.35解解： (1) 主存地址空間分布如圖所示主存地址空間分布如圖所示。16根地址線尋址根地址線尋址 64K 0000 FFFFH(65535) EPROM：8K8位位SRAM：16K1位，位，2K8位，位，4K8位，位，8K8位位.00001FFF20007FFFF800FFFF63488請從上述芯片中選擇適當(dāng)芯片設(shè)計該計算機主存儲器，畫請從上述芯片中選擇適當(dāng)芯片設(shè)計該計算機主存儲器，畫出主存儲器邏輯框圖，注意畫出選片邏輯出主存儲器邏輯框圖，注意畫出選片邏輯(可選用門電路可選用門電路及及3 8譯碼器譯碼器74LS138)與與CPU 的連接，說明選哪些存儲的連接，說明選哪些存儲器芯片，選多少片。器芯片，選多少片。36(2) 連接電路連接電路片內(nèi)尋址：片內(nèi)尋址：8K芯片芯片片內(nèi)片內(nèi)13根根 A12A02K芯片芯片片內(nèi)片內(nèi)11根根 A10A0片間尋址：片間尋址：前前32K A15A14A13 0 0 0 0 0 1 0 1 0 0 1 1最后最后2K 1 1 1 加加 A12A11 1 100001FFF2000 3FFF6000 7FFFF800FFFF4000 5FFF63488