《《基于fpga集成電路設(shè)計》課程標準.doc》由會員分享，可在線閱讀，更多相關(guān)《《基于fpga集成電路設(shè)計》課程標準.doc（6頁珍藏版）》請在裝配圖網(wǎng)上搜索。

《基于FPGA集成電路設(shè)計》課程標準 課程名稱：基于FPGA集成電路設(shè)計 課程代碼： 建議課時數(shù)： 64 學(xué)分：4 適用專業(yè)：微電子技術(shù) 1.前言 1.1課程定位 本課程屬于微電子技術(shù)專業(yè)的專業(yè)核心課程，適用于高等職業(yè)院校微電子技術(shù)專業(yè),是本專業(yè)的專業(yè)必修課。 使學(xué)生具有運用FPGA從事數(shù)字集成電路設(shè)計的基本能力，為從事該領(lǐng)域以及相關(guān)工作打下基礎(chǔ)。 前續(xù)課程為《電子電路分析及應(yīng)用》，只有具備扎實的數(shù)字電子技術(shù)基礎(chǔ)才能理解數(shù)字IC系統(tǒng)的性能指標，才能通過利用簡單的邏輯門或者觸發(fā)器搭建子模塊電路。 后續(xù)的開發(fā)主要是往SOC方向發(fā)展或者往大系統(tǒng)方向發(fā)展。在高速系統(tǒng)和大規(guī)模硬件系統(tǒng)設(shè)計時會出現(xiàn)一些在低速系統(tǒng)和小系統(tǒng)中不存在的問題，這都屬于FPGA系統(tǒng)高級開發(fā)領(lǐng)域。 1.2設(shè)計思路 本課程是學(xué)習(xí)數(shù)字集成電路設(shè)計的核心課程，聽取了大量企業(yè)專家的意見和建議，對于本課程對微電子專業(yè)學(xué)生的重要性以及必要性有了足夠的認識。因而，將此課程設(shè)置為專業(yè)核心課程。 本課程是依據(jù)“2015年微電子技術(shù)專業(yè)工作任務(wù)與職業(yè)能力分析表”中的“數(shù)字集成電路設(shè)計”工作項目而設(shè)置的。其總體設(shè)計思路是，打破以知識傳授為主要特征的傳統(tǒng)學(xué)科課程模式，轉(zhuǎn)變?yōu)橐怨ぷ魅蝿?wù)為中心組織課程內(nèi)容，讓學(xué)生在完成具體項目過程中掌握核心技能，對重要的知識和技能點通過大量的項目完成來掌握，弱化非核心的知識點和技能。項目設(shè)計從易到難，從簡到繁，逐步升級，先學(xué)習(xí)基礎(chǔ)準備知識，然后學(xué)習(xí)編程方法,最后應(yīng)用到FPGA開發(fā)板上開發(fā)實戰(zhàn)。 前一個項目是下一個項目的基礎(chǔ)，下一個項目是前一個項目的延伸。共劃分為三個大主要工作任務(wù)，分別是基礎(chǔ)知識、VerilogHDL 語言和開發(fā)應(yīng)用。 在教學(xué)內(nèi)容選取上，結(jié)合企業(yè)專家的意見以及本人在企業(yè)從事集成電路設(shè)計的經(jīng)驗，選取了注重實際設(shè)計和應(yīng)用的內(nèi)用，減少理論教學(xué)內(nèi)容。對每個項目有明確的教學(xué)目標，不達目標不能算作項目的真正完成。改革和創(chuàng)新：為了提高教學(xué)效果，提高學(xué)生設(shè)計技能，結(jié)合教-學(xué)-做一體化思想，建議采用如下教學(xué)方法：項目任務(wù)法、理論試驗?zāi)K捆綁法和例題模仿指引法。 技能及其學(xué)習(xí)要求采取了 “能做………………”的形式進行描述，知識及其學(xué)習(xí)要求則采取了“能描述……………………”和“能識記……………………”的形式進行描述，即區(qū)分了兩個學(xué)習(xí)層次，“描述”指學(xué)生能熟練講出知識點，“識記”指學(xué)生把握知識點的內(nèi)涵及及其關(guān)系。 該課程的總學(xué)時為64學(xué)時。學(xué)生自己動手完成項目不少于32學(xué)時。 2．課程目標 l 能夠用Verilog語言編寫門級代碼； l 能夠用Verilog語言編寫數(shù)據(jù)流級代碼； l 能夠用Verilog語言編寫行為級代碼； l 能夠?qū)?fù)雜的Verilog代碼下載到FPGA版驗證； l 能夠在FPGA板上開發(fā)簡單的數(shù)字系統(tǒng)； 3．課程內(nèi)容和要求 根據(jù)專業(yè)課程目標和涵蓋的工作任務(wù)要求，確定課程內(nèi)容和要求，說明學(xué)生應(yīng)獲得的知識、技能與態(tài)度。 序號 學(xué)習(xí)單元/工作任務(wù) 知識要求 技能要求 參考學(xué)時 1 可編程邏輯設(shè)計簡介 l 能描述可編程邏輯器件的發(fā)展簡史及分類 l 2 2 FPGA/CPLD基本結(jié)構(gòu)和 FPGA設(shè)計流程 l 能描述FPGA基本結(jié)構(gòu) l 能識記FPGA開發(fā)設(shè)計流程 l 4 3 數(shù)字邏輯電路基礎(chǔ)知識 l 能認知組合邏輯電路 l 能認知時序邏輯電路 l 能正確寫出真值表 l 能快速化簡真值表 l 能快速判別時序電路時序 4 4 Verilog HDL硬件描述語言 l 能識記Verilog HDL硬件描述語言語法規(guī)則 l 能用門級建模方法對門級電路建模 l 能用數(shù)據(jù)流級建模方法對門級電路建模 l 能用行為級建模方法對門級電路建模 l 能用軟件對Verilog 代碼進行仿真驗證 32 5 FPGA開發(fā)流程及各步驟開發(fā)工具、集成開發(fā)環(huán)境的使用 l 能識記FPGA開發(fā)流程 l 會正確使用一種FPGA開發(fā)工具 4 6 FPGA開發(fā)設(shè)計實戰(zhàn) l l 能合理設(shè)計20分頻器并進行FPGA板上驗證 l 能合理設(shè)計跑馬燈并進行FPGA板上驗證 l 能合理設(shè)計8位數(shù)碼掃描顯示電路并進行FPGA板上驗證 l 能合理設(shè)計數(shù)字跑表并進行FPGA板上驗證 l 能合理設(shè)計交通控制器并進行FPGA板上驗證 20 4實施建議 4.1教材選用 (1) 必須依據(jù)本課程標準選擇教材。 推薦教材為《Veilog HDL 數(shù)字設(shè)計教程》，2012年出版，西安電子科技大學(xué)出版社，第二版，賀敬凱編。參考教材為《基于Quartus II 的數(shù)字系統(tǒng)Verilog HDL設(shè)計實例詳解（第二版）》，周潤景 編著，電子工業(yè)出版社，2014年。 推薦的教材充分體現(xiàn)了任務(wù)引領(lǐng)實踐導(dǎo)向的課程設(shè)計思想，以工作任務(wù)為主線設(shè)計內(nèi)容結(jié)構(gòu)。 推薦的教材以學(xué)生為本，文字通俗、表達簡練，內(nèi)容展現(xiàn)應(yīng)圖文并茂，圖例與案例應(yīng)引起學(xué)生的興趣，重在提高學(xué)生學(xué)習(xí)的主動性和積極性。 推薦的教材中注重實踐內(nèi)容的可操作性，強調(diào)在操作中理解與應(yīng)用理論。 4.2教學(xué)方法 為了提高教學(xué)效果，提高學(xué)生設(shè)計技能，結(jié)合教-學(xué)-做一體化思想，建議采用如下教學(xué)方法： 項目任務(wù)法：通過具體的項目來鍛煉學(xué)生的實戰(zhàn)能力，項目教學(xué)主要培養(yǎng)學(xué)生對設(shè)計流程的理解，培養(yǎng)學(xué)生的知識整合能力。項目是學(xué)生應(yīng)用知識的載體，通過自己親手思考實踐的知識很容易轉(zhuǎn)變成技能。其次，項目教學(xué)不會感覺枯燥，避免了抽象的理論，也能大大提高學(xué)生的學(xué)習(xí)興趣。 理論試驗?zāi)K捆綁法：在講授完相關(guān)理論之后，通過相關(guān)項目的具體操作來鞏固強化對理論的理解。理論和實踐必須相繼完成，這樣有利于提高教學(xué)效果。為了方便理論和實驗?zāi)苡行У貙?yīng)，必須將理論部分進行分塊，每次課完成一個模塊。 例題模仿指引法：項目的完成撇棄以前的機械教學(xué)模式（教師從頭到尾演示一遍，學(xué)生只是簡單地按照老師的操作步驟來機械操作即可），對舉例項目詳細講解，講解過程中貫穿原理、方法、步驟、操作要點等。讓學(xué)生通過例題的講解消化后，將相關(guān)原理、方法、操作應(yīng)用到項目例題中。這樣避免了學(xué)生機械地重復(fù)老師的操作，達到有效提供學(xué)生知識應(yīng)用能力。 4.３課程資源 (1)常用課程資源的開發(fā)和利用 幻燈片、投影、錄像、多媒體課件等資源有利于創(chuàng)設(shè)形象生動的學(xué)習(xí)環(huán)境，激發(fā)學(xué)生的學(xué)習(xí)興趣，促進學(xué)生對知識的理解和掌握。建議加強常用課程資源的開發(fā)，建立多媒體課程資源的數(shù)據(jù)庫，努力實現(xiàn)跨學(xué)校的多媒體資源共享。 (2)積極開發(fā)和利用網(wǎng)絡(luò)課程資源 充分利用網(wǎng)絡(luò)資源、教育網(wǎng)站等信息資源，使教學(xué)媒體從單一媒體向多媒體轉(zhuǎn)變；使教學(xué)活動從信息的單向傳遞向雙向交換轉(zhuǎn)變；使學(xué)生從單獨學(xué)習(xí)向合作學(xué)習(xí)轉(zhuǎn)變。 (3)購買了20臺FPGA 開發(fā)板，供學(xué)生開發(fā)實戰(zhàn)練習(xí)。 4.４教學(xué)評價 (1)注重學(xué)生分析問題、解決實際問題內(nèi)容的考核。 (2)注重學(xué)生的職業(yè)素質(zhì)考核。 參考下列表1 表1 項目 所占分數(shù) 備注 職業(yè)素質(zhì) 20 遲到早退一次扣3分；缺課一次扣5分，累計超過3次取消本課考試資格，違反課堂紀律一次扣3分，沒有按時打掃衛(wèi)生和關(guān)計算機一次扣5分 設(shè)計一個4*4的乘法器 15 仿真驗證結(jié)果錯對 設(shè)計一個32選1數(shù)據(jù)選擇器設(shè)計 15 仿真驗證結(jié)果錯對 十進制計數(shù)器設(shè)計 15 FPGA版上驗證錯對 8位移位寄存器設(shè)計 15 仿真驗證結(jié)果錯對 跑馬燈程序 20 FPGA版上驗證錯對 5、其他說明