《集成電路設(shè)計(jì)認(rèn)識(shí).doc》由會(huì)員分享，可在線閱讀，更多相關(guān)《集成電路設(shè)計(jì)認(rèn)識(shí).doc（12頁珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

審定成績： 序號(hào)： 25 自動(dòng)控制原理課程設(shè)計(jì)報(bào)告 題 目： 集成電路設(shè)計(jì)認(rèn)識(shí) 學(xué)生姓名 顏平 班 級(jí) 0803 院 別 物理與電子學(xué)院 專 業(yè) 電子科學(xué)與技術(shù) 學(xué) 號(hào) 14072500125 指導(dǎo)老師 易立華 設(shè)計(jì)時(shí)間 2011.12。15 一 硬件描述語言對(duì)集成電路設(shè)計(jì)的作用 簡介 VHDL語言是一種用于電路設(shè)計(jì)的高級(jí)語言。它在80年代的后期出現(xiàn)。最初是由美國國防部開發(fā)出來供美軍用來提高設(shè)計(jì)的可靠性和縮減開發(fā)周期的一種使用范圍較小的設(shè)計(jì)語言 1應(yīng)用 主要是應(yīng)用在數(shù)字電路的設(shè)計(jì)中。目前，它在中國的應(yīng)用多數(shù)是用在FPGA/CPLD/EPLD的設(shè)計(jì)中。當(dāng)然在一些實(shí)力較為雄厚的單位，它也被用來設(shè)計(jì)ASIC。 　　VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級(jí)語言。 2結(jié)構(gòu)特點(diǎn) 將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可是部分,及端口)和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。 　　 3語言特點(diǎn) 與其他硬件描述語言相比，VHDL具有以下特點(diǎn)： 　　 4功能強(qiáng)大、設(shè)計(jì)靈活 VHDL具有功能強(qiáng)大的語言結(jié)構(gòu)，可以用簡潔明確的源代碼來描述復(fù)雜的邏輯控制。它具有多層次的設(shè)計(jì)描述功能，層層細(xì)化，最后可直接生成電路級(jí)描述。VHDL支持同步電路、異步電路和隨機(jī)電路的設(shè)計(jì)，這是其他硬件描述語言雖不能比擬的。VHDL還支持各種設(shè)計(jì)方法，既支持自底向上的設(shè)計(jì)，又支持自頂向下的設(shè)計(jì)；既支持模塊化設(shè)計(jì)，又支持層次化設(shè)計(jì)。 　 5支持廣泛、易于修改 由于VHDL已經(jīng)成為IEEE標(biāo)準(zhǔn)所規(guī)范的硬件描述語言，目前大多數(shù)EDA工具幾乎都支持VHDL，這為VHDL的進(jìn)一步推廣和廣泛應(yīng)用奠定了基礎(chǔ)。在硬件電路設(shè)計(jì)過程中，主要的設(shè)計(jì)文件是用VHDL編寫的源代碼，因?yàn)閂HDL易讀和結(jié)構(gòu)化，所以易于修改設(shè)計(jì)。 　　 6強(qiáng)大的系統(tǒng)硬件描述能力 VHDL具有多層次的設(shè)計(jì)描述功能，既可以描述系統(tǒng)級(jí)電路，又可以描述門級(jí)電路。而描述既可以采用行為描述、寄存器傳輸描述或結(jié)構(gòu)描述，也可以采用三者混合的混合級(jí)描述。另外，VHDL支持慣性延遲和傳輸延遲，還可以準(zhǔn)確地建立硬件電路模型。VHDL支持預(yù)定義的和自定義的數(shù)據(jù)類型，給硬件描述帶來較大的自由度，使設(shè)計(jì)人員能夠方便地創(chuàng)建高層次的系統(tǒng)模型。 　　 7獨(dú)立于器件的設(shè)計(jì)、與工藝無關(guān) 設(shè)計(jì)人員用VHDL進(jìn)行設(shè)計(jì)時(shí)，不需要首先考慮選擇完成設(shè)計(jì)的器件，就可以集中精力進(jìn)行設(shè)計(jì)的優(yōu)化。當(dāng)設(shè)計(jì)描述完成后，可以用多種不同的器件結(jié)構(gòu)來實(shí)現(xiàn)其功能。 　　 8很強(qiáng)的移植能力 VHDL是一種標(biāo)準(zhǔn)化的硬件描述語言，同一個(gè)設(shè)計(jì)描述可以被不同的工具所支持，使得設(shè)計(jì)描述的移植成為可能。 　　 9易于共享和復(fù)用 VHDL采用基于庫（Library）的設(shè)計(jì)方法，可以建立各種可再次利用的模塊。這些模塊可以預(yù)先設(shè)計(jì)或使用以前設(shè)計(jì)中的存檔模塊，將這些模塊存放到庫中，就可以在以后的設(shè)計(jì)中進(jìn)行復(fù)用，可以使設(shè)計(jì)成果在設(shè)計(jì)人員之間進(jìn)行交流和共享，減少硬件電路設(shè)計(jì)。 　　 10應(yīng)用特點(diǎn) （1）與其他的硬件描述語言相比，VHDL具有更強(qiáng)的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語言。強(qiáng)大的行為描述能力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)的重要保證。 （2）VHDL豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)的功能可行性，隨時(shí)可對(duì)設(shè)計(jì)進(jìn)行仿真模擬。 （3）VHDL語句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用功能。符合市場(chǎng)需求的大規(guī)模系統(tǒng)高效，高速的完成必須有多人甚至多個(gè)代發(fā)組共同并行工作才能實(shí)現(xiàn)。 （4）對(duì)于用VHDL完成的一個(gè)確定的設(shè)計(jì)，可以利用EDA工具進(jìn)行邏輯綜合和優(yōu)化，并自動(dòng)的把VHDL描述設(shè)計(jì)轉(zhuǎn)變成門級(jí)網(wǎng)表。 （5）VHDL對(duì)設(shè)計(jì)的描述具有相對(duì)獨(dú)立性，設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計(jì)。 二 談?wù)劮抡娴姆诸悺⒆饔眉斑^程 1．功能設(shè)計(jì)階段。 　　設(shè)計(jì)人員產(chǎn)品的應(yīng)用場(chǎng)合，設(shè)定一些諸如功能、操作速度、接口規(guī)格、環(huán) 　　境溫度及消耗功率等規(guī)格，以做為將來電路設(shè)計(jì)時(shí)的依據(jù)。更可進(jìn)一步規(guī)劃軟 　　件模塊及硬件模塊該如何劃分，哪些功能該整合于SOC 內(nèi)，哪些功能可以設(shè) 　　計(jì)在電路板上。 　　2．設(shè)計(jì)描述和行為級(jí)驗(yàn)證 　　供能設(shè)計(jì)完成后，可以依據(jù)功能將SOC 劃分為若干功能模塊，并決定實(shí)現(xiàn) 　　這些功能將要使用的IP 核。此階段將接影響了SOC 內(nèi)部的架構(gòu)及各模塊間互 　　動(dòng)的訊號(hào)，及未來產(chǎn)品的可靠性。 　　決定模塊之后，可以用VHDL 或Verilog 等硬件描述語言實(shí)現(xiàn)各模塊的設(shè) 　　計(jì)。接著，利用VHDL 或Verilog 的電路仿真器，對(duì)設(shè)計(jì)進(jìn)行功能驗(yàn)證（function 　　simulation，或行為驗(yàn)證 behavioral simulation）。 　　注意，這種功能仿真沒有考慮電路實(shí)際的延遲，但無法獲得精確的結(jié)果。 　　3．邏輯綜合 　　確定設(shè)計(jì)描述正確后，可以使用邏輯綜合工具（synthesizer）進(jìn)行綜合。 　　綜合過程中，需要選擇適當(dāng)?shù)倪壿嬈骷欤╨ogic cell library），作為合成邏輯 　　電路時(shí)的參考依據(jù)。 　　硬件語言設(shè)計(jì)描述文件的編寫風(fēng)格是決定綜合工具執(zhí)行效率的一個(gè)重要 　　因素。事實(shí)上，綜合工具支持的HDL 語法均是有限的，一些過于抽象的語法 　　只適于作為系統(tǒng)評(píng)估時(shí)的仿真模型，而不能被綜合工具接受。 　　邏輯綜合得到門級(jí)網(wǎng)表。 　　 　　1.電路設(shè)計(jì) 　　依據(jù)電路功能完成電路的設(shè)計(jì)。 　　2.前仿真 　　電路功能的仿真，包括功耗，電流，電壓，溫度，壓擺幅，輸入輸出特性等參數(shù)的仿真。 　　3.版圖設(shè)計(jì)（Layout） 　　依據(jù)所設(shè)計(jì)的電路畫版圖。一般使用Cadence軟件。 　　4.后仿真 　　對(duì)所畫的版圖進(jìn)行仿真，并與前仿真比較，若達(dá)不到要求需修改或重新設(shè)計(jì)版圖。 　　5.后續(xù)處理 　　將版圖文件生成GDSII文件交予Foundry流片。 仿真界專家和學(xué)者對(duì)仿真下過不少定義。艾倫（A.Alan）在1979 年8 月出版的“仿真”期刊上對(duì)眾多的定義進(jìn)行了綜述，其中雷諾（T.H.Naylor）于1966 年在其專著中對(duì)仿真作了如下定義：“仿真是在數(shù)字計(jì)算機(jī)上進(jìn)行試驗(yàn)的數(shù)字化技術(shù)，它包括數(shù)字與邏輯模型的某些模式，這些模型描述某一事件或經(jīng)濟(jì)系統(tǒng)（或者它們的某些部分）在若干周期內(nèi)的特征?！逼渌恍┒x只對(duì)仿真作一些概括的描述：仿真就是模仿真實(shí)系統(tǒng)；仿真就是利用模型來作實(shí)驗(yàn)等等。從這些有關(guān)仿真的定義中不難看出，要進(jìn)行仿真試驗(yàn)，系統(tǒng)和系統(tǒng)模型是兩個(gè)主要因素。同時(shí)由于對(duì)復(fù)雜系統(tǒng)的模型處理和模型求解離不開高性能的信息處理裝置，而現(xiàn)代 化的計(jì)算機(jī)又責(zé)無旁貸地充當(dāng)了這一角色，所以系統(tǒng)仿真（尤其是數(shù)學(xué)仿真）實(shí)質(zhì)上應(yīng)該包括三個(gè)基本要素：系統(tǒng)、系統(tǒng)模型、計(jì)算機(jī)。而聯(lián)系這三項(xiàng)要素的基本活動(dòng)則是：模型建立、仿真模型建立和仿真試驗(yàn)。系統(tǒng)仿真技術(shù)作為分析和研究系統(tǒng)運(yùn)動(dòng)行為、揭示系統(tǒng)動(dòng)態(tài)過程和運(yùn)動(dòng)規(guī)律的一種重要的手段和方法，隨著40 年代第一臺(tái)計(jì)算機(jī)的誕生而迅速發(fā)展。特別是近些年來，隨著系統(tǒng)科學(xué)研究的深入，控制理論、計(jì)算技術(shù)、信息處理技術(shù)的發(fā)展，計(jì)算機(jī)軟件、硬件技術(shù)的突破，以及各個(gè)領(lǐng)域?qū)Ψ抡婕夹g(shù)的迫切需求，使得系統(tǒng)仿真技術(shù)有了許多突破性的進(jìn)展，在理論研究、工程應(yīng)用、仿真工程和工具開發(fā)環(huán)境等許多方面都取得令人矚目的成就，形成一門獨(dú)立發(fā)展的綜合性科學(xué)。綜合國內(nèi)外仿真界學(xué)者對(duì)系統(tǒng)仿真的定義，可對(duì)系統(tǒng)仿真做如下的定義：系統(tǒng)仿真是建立在控制理論、相似理論、信息處理技術(shù)和計(jì)算技術(shù)等理論基礎(chǔ)之上的，以計(jì)算機(jī)和其它專用物理效應(yīng)設(shè)備為工具，利用系統(tǒng)模型對(duì)真實(shí)或假想的系統(tǒng)進(jìn)行試驗(yàn)，并借助于專家經(jīng)驗(yàn)知識(shí)、統(tǒng)計(jì)數(shù)據(jù)和信息資料對(duì)試驗(yàn)結(jié)果進(jìn)行分析研究，進(jìn)而做出決策的一門綜合性的和試驗(yàn)性的學(xué)科。上述定義中的計(jì)算技術(shù)，除了包含通常意義下的計(jì)算理論和技術(shù)，還應(yīng)該包括現(xiàn)代運(yùn)籌學(xué)的絕大部分內(nèi)容。對(duì)信息理論、控制理論、運(yùn)籌學(xué)等概念和術(shù)語，其它一些有關(guān)系統(tǒng)科學(xué)和系統(tǒng)工程的著作都給予了明確的解釋。定義中模型可以是定量的，也可以是定性的；可以是物理的，也可以是數(shù)學(xué)的，或者是它們的綜合。要對(duì)某一系統(tǒng)進(jìn)行研究，其“白色”部分，可以建立定量的解析模型；“灰色”部分則可以通過實(shí)驗(yàn)、觀測(cè)和歸納推理獲得其模型結(jié)構(gòu)，并根據(jù)專家經(jīng)驗(yàn)和知識(shí)來辨識(shí)其參數(shù)；而對(duì)于“黑色”部分則只能借助于各種息知識(shí)（感性的、理性的、經(jīng)驗(yàn)的、意念的、行為的等）給予定性描述。系統(tǒng)仿真的分類依據(jù)不同的分類標(biāo)準(zhǔn)，可將系統(tǒng)仿真進(jìn)行不同的分類。如： （1）根據(jù)被研究系統(tǒng)的特征可分為兩大類，連續(xù)系統(tǒng)仿真及離散事件系統(tǒng)仿真。連續(xù)系統(tǒng)仿真是指對(duì)那些系統(tǒng)狀態(tài)量隨時(shí)間連續(xù)變化的系統(tǒng)的仿真研究，包括數(shù)據(jù)采集與處理系統(tǒng)的仿真。這類系統(tǒng)的數(shù)學(xué)模型包括連續(xù)模型（微分方程等），離散時(shí)間模型（差分方程等）以及連續(xù)--離散混合模型。離散事件系統(tǒng)仿真則是指對(duì)那些系統(tǒng)狀態(tài)只在一些時(shí)間點(diǎn)上由于某種隨機(jī)事件的驅(qū)動(dòng)而發(fā)生變化的系統(tǒng)進(jìn)行仿真試驗(yàn)。這類系統(tǒng)的狀態(tài)量是由于事件的驅(qū)動(dòng)而發(fā)生變化的，在兩個(gè)事件之間狀態(tài)量保持不變，因而是離散變化的，稱之為離散事件系統(tǒng)。這類系統(tǒng)的數(shù)學(xué)模型通常用流程圖或網(wǎng)絡(luò)圖來描述。 （2）按仿真實(shí)驗(yàn)中所取的時(shí)間標(biāo)尺τ(模型時(shí)間）與自然時(shí)間（原型）時(shí)間標(biāo)尺T 之間的比例關(guān)系可將仿真分為實(shí)時(shí)仿真和非實(shí)時(shí)仿真兩大類。若τ/T=1，則稱為實(shí)時(shí)仿真，否則稱為非實(shí)時(shí)仿真。非實(shí)時(shí)仿真又分為超實(shí)時(shí)τ/T＞1 和亞實(shí)時(shí)τ/T＜1 兩種。 （3）按照參與仿真的模型的種類不同，將系統(tǒng)仿真分為物理仿真、數(shù)學(xué)仿真及物理--數(shù)學(xué)仿真（又稱半物理仿真或半實(shí)物仿真）。物理仿真，又稱物理效應(yīng)仿真，是指按照實(shí)際系統(tǒng)的物理性質(zhì)構(gòu)造系統(tǒng)的物理模型，并在物理模型上進(jìn)行試驗(yàn)研究。物理仿真直觀形象，逼真度高，但不如數(shù)學(xué)仿真方便；盡管不必采用昂貴的原型系統(tǒng)，但在某些情況下構(gòu)造一套物理模型也需花費(fèi)較大的投資，且周期也 較長，此外在物理模型上作試驗(yàn)不易修改系統(tǒng)的結(jié)構(gòu)和參數(shù)。數(shù)學(xué)仿真是指首先建立系統(tǒng)的數(shù)學(xué)模型，并將數(shù)學(xué)模型轉(zhuǎn)化成仿真計(jì)算模型，通過仿真模型的運(yùn)行達(dá)到對(duì)系統(tǒng)運(yùn)行的目的?，F(xiàn)代數(shù)學(xué)仿真由仿真系統(tǒng)的軟件／硬件環(huán)境，動(dòng)畫與圖 形顯示、輸入／輸出等設(shè)備組成。數(shù)學(xué)仿真在系統(tǒng)分析與設(shè)計(jì)階段是十分重要的，通過它可以檢驗(yàn)理論設(shè)計(jì)的正確性與合理性。數(shù)學(xué)仿真具有經(jīng)濟(jì)性、靈活性和仿真模型通用性等特點(diǎn)，今后隨著并行處理技術(shù)、集成化軟件技術(shù)、圖形技術(shù)、人工智能技術(shù)、先進(jìn)的交互式建模和仿真軟硬件技術(shù)的發(fā)展，數(shù)學(xué)仿真必將獲得飛速發(fā)展。物理--數(shù)學(xué)仿真，又稱為半實(shí)物仿真，準(zhǔn)確稱謂是硬件（實(shí)物）在回路中（Hardware In the Loop）的仿真。這種仿真將系統(tǒng)的一部分以數(shù)學(xué)模型描述，并把它轉(zhuǎn)化為仿真計(jì)算模型；另一部分以實(shí)物（或物理模型）方式引入仿真回路。半實(shí)物仿真有以下幾個(gè)特點(diǎn)：1）原系統(tǒng)中的若干子系統(tǒng)或部件很難建立準(zhǔn)確的數(shù)學(xué)模型，再加上各種難以實(shí)現(xiàn)的非線性因素和隨機(jī)因素的影響，使得進(jìn)行純數(shù)學(xué)仿真十分困難或難以取得理想效果。在半實(shí)物仿真中，可將不易建模的部分以實(shí)物代之參與仿真試驗(yàn)，可以避免建模的困難。（2）利用半實(shí)物仿真可以進(jìn)一步檢驗(yàn)系統(tǒng)數(shù)學(xué)模型的正確性和數(shù)學(xué)仿真結(jié)果的準(zhǔn)確性。（3）利用半實(shí)物仿真可以檢驗(yàn)構(gòu)成真實(shí)系統(tǒng)的某些實(shí)物部件乃至整個(gè)系統(tǒng)的性能指標(biāo)及可靠性，準(zhǔn)確調(diào)整系統(tǒng)參數(shù)和控制規(guī)律。在航空航天、武器系統(tǒng)等研究領(lǐng)域，半實(shí)物仿真是不可缺少的重要手段。 仿真過程是正確實(shí)現(xiàn)設(shè)計(jì)的關(guān)鍵環(huán)節(jié)，用來驗(yàn)證設(shè)計(jì)者的設(shè)計(jì)思想是否正確，及在設(shè)計(jì)實(shí)現(xiàn)過程中各種分布參數(shù)引入后，其設(shè)計(jì)的功能是否依然正確無誤。仿真主要分為功能仿真和時(shí)序仿真。功能仿真是在設(shè)計(jì)輸入后進(jìn)行； 時(shí)序仿真是在邏輯綜合后或布局布線后進(jìn)行。 　 1. 功能仿真 ( 前仿真 ) 　　 功能仿真是指在一個(gè)設(shè)計(jì)中， 在設(shè)計(jì)實(shí)現(xiàn)前對(duì)所創(chuàng)建的邏輯進(jìn)行的驗(yàn)證其功能是否正確的過程。 布局布線以前的仿真都稱作功能仿真， 它包括綜合前仿真（ Pre-Synthesis Simulation ）和綜合后仿真（ Post-Synthesis Simulation ）。 綜合前仿真主要針對(duì)基于原理框圖的設(shè)計(jì) ; 綜合后仿真既適合原理圖設(shè)計(jì) , 也適合基于 HDL 語言的設(shè)計(jì)。 　 2. 時(shí)序仿真（后仿真） 　　 時(shí)序仿真使用布局布線后器件給出的模塊和連線的延時(shí)信息， 在最壞的情況下對(duì)電路的行為作出實(shí)際地估價(jià)。 時(shí)序仿真使用的仿真器和功能仿真使用的仿真器是相同的， 所需的流程和激勵(lì)也是相同的； 惟一的差別是為時(shí)序仿真加載到仿真器的設(shè)計(jì)包括基于實(shí)際布局布線設(shè)計(jì)的最壞情況的布局布線延時(shí)， 并且在仿真結(jié)果波形圖中，時(shí)序仿真后的信號(hào)加載了時(shí)延， 而功能仿真沒有。