《b模擬集成電路設(shè)計(jì)基礎(chǔ).ppt》由會(huì)員分享，可在線閱讀，更多相關(guān)《b模擬集成電路設(shè)計(jì)基礎(chǔ).ppt（46頁珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 1 集成電路設(shè)計(jì)基礎(chǔ) 山東大學(xué)信息學(xué)院劉志軍 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 2 網(wǎng)絡(luò)下載的地址 PPT 集成電路設(shè)計(jì)基礎(chǔ)文件格式 PPT MicrosoftPowerpoint HTML版集成電路設(shè)計(jì)理論基礎(chǔ)集成電路基本工藝集成電路設(shè)計(jì)相關(guān)器件工藝集成電路版圖設(shè)計(jì)集成器件模型集成電路電路級(jí)模擬工具模擬與數(shù)字集成電路基本電路集成電路硬件描述語言集成電路器件封裝與測(cè)試集成電路設(shè)計(jì)工具第1章集成電路設(shè)計(jì)導(dǎo)論 202 194 14 235 dpdzxl PPT2 1 ppt5078K2006 4 8202 194 14 235上的更多結(jié)果 PPT 模擬集成電路設(shè)計(jì)基礎(chǔ)文件格式 PPT MicrosoftPowerpoint HTML版集成電路設(shè)計(jì)導(dǎo)論1 1集成電路的發(fā)展1 2集成電路的分類1 3集成電路設(shè)計(jì)步驟1 4集成電路設(shè)計(jì)方法 集成電路設(shè)計(jì)者的知識(shí)要求集成電路是當(dāng)今人類智慧結(jié)晶的最好載體集成電路設(shè)計(jì)是一系列理論和技術(shù)的綜合 要實(shí)現(xiàn)這個(gè) 202 194 14 194 dpdzxl PPT2 2 ppt937K2006 4 8 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 3 上次第1章集成電路設(shè)計(jì)導(dǎo)論 1 1集成電路的發(fā)展1 2集成電路的分類1 3集成電路設(shè)計(jì)步驟1 4集成電路設(shè)計(jì)方法1 5電子設(shè)計(jì)自動(dòng)化技術(shù)概論1 6九天系統(tǒng)綜述 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 4 第2章集成電路材料 結(jié)構(gòu)與理論 2 1引言2 2集成電路材料2 3半導(dǎo)體基礎(chǔ)知識(shí)2 4PN結(jié)與結(jié)型二極管2 5雙極型晶體管2 6金屬半導(dǎo)體場(chǎng)效應(yīng)晶體管MESFET2 7MOS晶體管的基本結(jié)構(gòu)與工作原理 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 5 2 1引言集成電路設(shè)計(jì)者的知識(shí)要求 集成電路是當(dāng)今人類智慧結(jié)晶的最好載體集成電路設(shè)計(jì)是一系列理論和技術(shù)的綜合 要實(shí)現(xiàn)這個(gè)集成 首先要對(duì)這些材料 理論 結(jié)構(gòu) 技術(shù)與工藝進(jìn)行全面而深入的理解 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 6 理論和技術(shù)的 集大成 者 集成電路具有強(qiáng)大無比的功能是由于重要的材料特性重大的理論發(fā)現(xiàn)奇特的結(jié)構(gòu)構(gòu)思巧妙的技術(shù)發(fā)明不倦的工藝實(shí)驗(yàn) 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 7 2 2集成電路材料導(dǎo)體 半導(dǎo)體和絕緣體 電氣系統(tǒng)主要應(yīng)用導(dǎo)體絕緣體集成電路制造應(yīng)用導(dǎo)體半導(dǎo)體絕緣體 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 8 集成電路制造所應(yīng)用到的材料分類 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 9 鋁 金 鎢 銅等金屬和鎳鉻等合金在集成電路工藝中的功能 1 構(gòu)成低值電阻 2 構(gòu)成電容元件的極板 3 構(gòu)成電感元件的繞線 4 構(gòu)成傳輸線 微帶線和共面波導(dǎo) 的導(dǎo)體結(jié)構(gòu) 5 與輕摻雜半導(dǎo)體構(gòu)成肖特基結(jié)接觸 6 與重?fù)诫s半導(dǎo)體構(gòu)成半導(dǎo)體器件的電極的歐姆接觸 7 構(gòu)成元器件之間的互連 8 構(gòu)成與外界焊接用的焊盤 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 10 絕緣體SiO2 SiON Si3N4等硅的氧化物和氮化物在集成電路工藝中的功能 1 構(gòu)成電容的介質(zhì) 2 構(gòu)成MOS 金屬 氧化物 半導(dǎo)體 器件的柵絕緣層 3 構(gòu)成元件和互連線之間的橫向隔離 4 構(gòu)成工藝層面之間的垂直向隔離 5 構(gòu)成防止表面機(jī)械損傷和化學(xué)污染的鈍化層 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 11 制作集成電路的硅 鍺等都是晶體 膠等都是非晶 晶體中原子按一定的距離在空間有規(guī)律的排列 硅 鍺均是四價(jià)元素 原子的最外層軌道上具有四個(gè)價(jià)電子 價(jià)電子不局限于單個(gè)原子 可以轉(zhuǎn)移到相鄰的原子上去 這種價(jià)電子共有化運(yùn)動(dòng)就形成了晶體中的共價(jià)鍵結(jié)構(gòu) 2 3半導(dǎo)體基礎(chǔ)知識(shí)半導(dǎo)體的晶體結(jié)構(gòu) 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 12 本征半導(dǎo)體是一種完全純凈的 結(jié)構(gòu)完整的半導(dǎo)體晶體 在熱力學(xué)溫度零度和沒有外界能量激發(fā)時(shí) 由于價(jià)電子受到共價(jià)鍵的束縛 晶體中不存在自由運(yùn)動(dòng)的電子 半導(dǎo)體是不導(dǎo)電的 當(dāng)溫度升高或受到光照等外界因素的影響時(shí) 某些共價(jià)鍵中的價(jià)電子獲得了足夠的能量 躍遷到導(dǎo)帶 成為自由電子 同時(shí) 在共價(jià)鍵中留下相同數(shù)量的空穴 空穴是半導(dǎo)體中特有的一種粒子 帶正電 與電子的電荷量相同 半導(dǎo)體中存在兩種載流子 帶 q電荷的空穴和帶 q電荷的自由電子 本征半導(dǎo)體 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 13 在本征半導(dǎo)體中摻入微量的雜質(zhì)原子將會(huì)得到雜質(zhì)半導(dǎo)體雜質(zhì)半導(dǎo)體的導(dǎo)電性能相對(duì)于本征半導(dǎo)體發(fā)生顯著改變 由此制造出人們所期望的各種性能的半導(dǎo)體器件根據(jù)摻入雜質(zhì)性質(zhì)的不同 雜質(zhì)半導(dǎo)體可以分為P型半導(dǎo)體N型半導(dǎo)體 雜質(zhì)半導(dǎo)體 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 14 本征半導(dǎo)體硅中摻入少量的3價(jià)元素 如硼 鋁或銦等 就可以構(gòu)成P型半導(dǎo)體 3價(jià)雜質(zhì)的原子很容易接受價(jià)電子 所以稱它為 受主雜質(zhì) 在P型半導(dǎo)體中 空穴為多數(shù)載流子 電子為少數(shù)載流子 P型半導(dǎo)體 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 15 本征半導(dǎo)體硅中摻入少量的5價(jià)元素 如磷 砷和銻等 就可以構(gòu)成N型半導(dǎo)體 5價(jià)雜質(zhì)的原子很容易釋放出價(jià)電子 所以稱它為 施主雜質(zhì) 在N型半導(dǎo)體中 電子為多數(shù)載流子 空穴為少數(shù)載流子 N型半導(dǎo)體 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 16 半導(dǎo)體的特性 1 1 摻雜特性摻雜可明顯改變半導(dǎo)體的電導(dǎo)率 如室溫30 時(shí) 在純凈鍺中摻入億分之一的雜質(zhì) 電導(dǎo)率會(huì)增加幾百倍 摻雜可控制半導(dǎo)體的電導(dǎo)率 制造出各種不同的半導(dǎo)體器件 2 熱敏特性半導(dǎo)體受熱時(shí) 其導(dǎo)電能力發(fā)生顯著的變化 利用這種效應(yīng)可制成熱敏器件 另一方面熱敏效應(yīng)會(huì)使半導(dǎo)體的熱穩(wěn)定性下降 所以由半導(dǎo)體構(gòu)成的電路中常采用溫度補(bǔ)償?shù)却胧?3 光敏特性光照也可改變半導(dǎo)體的電導(dǎo)率 通常稱之為半導(dǎo)體的光電效應(yīng) 利用光電效應(yīng)可以制成光敏電阻 光電晶體管 光電耦合器等 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 17 半導(dǎo)體的特性 2 4 利用金屬與摻雜的半導(dǎo)體材料接觸 可以形成肖特基二極管和MESFET 金屬 半導(dǎo)體場(chǎng)效應(yīng)晶體管 與HEMT 高電子遷移率晶體管 等器件 5 對(duì)不同區(qū)域的半導(dǎo)體材料進(jìn)行不同類型和濃度摻雜 可以形成PN結(jié)二極管 PIN型二極管 這里I表示本征半導(dǎo)體 和PNP NPN等各類結(jié)型晶體管 6 利用金屬 氧化物 半導(dǎo)體結(jié)構(gòu) 可以形成PMOS NMOS和CMOS場(chǎng)效應(yīng)晶體管 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 18 2 4PN結(jié)與結(jié)型二極管PN結(jié)的形成 在完整的晶體上 利用摻雜方法使晶體內(nèi)部形成相鄰的P型半導(dǎo)體區(qū)和N型半導(dǎo)體區(qū) 在這兩個(gè)區(qū)的交界面處就形成了下圖所示的PN結(jié) 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 19 平衡狀態(tài)下的PN結(jié) P區(qū)中的空穴向N區(qū)擴(kuò)散 在P區(qū)中留下帶負(fù)電荷的受主雜質(zhì)離子 而N區(qū)中的電子向P區(qū)擴(kuò)散 在N區(qū)中留下帶正電荷的施主雜質(zhì)離子 由P區(qū)擴(kuò)散到N區(qū)的空穴與N區(qū)的自由電子復(fù)合 同樣 由N區(qū)擴(kuò)散到P區(qū)的自由電子與P區(qū)內(nèi)的空穴復(fù)合 于是在緊靠接觸面兩邊形成了數(shù)值相等 符號(hào)相反的一層很薄的空間電荷區(qū) 稱為耗盡層 這就是PN結(jié) 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 20 漂移運(yùn)動(dòng)和擴(kuò)散運(yùn)動(dòng) 1 在耗盡區(qū)中正負(fù)離子形成了一個(gè)內(nèi)建電場(chǎng) 方向從帶正電的N區(qū)指向帶負(fù)電的P區(qū) 這個(gè)電場(chǎng)阻止擴(kuò)散運(yùn)動(dòng)繼續(xù)進(jìn)行 另方面將產(chǎn)生漂移運(yùn)動(dòng) 即進(jìn)入空間電荷區(qū)的空穴在內(nèi)建電場(chǎng) 作用下向P區(qū)漂移 自由電子向N區(qū)漂移 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 21 漂移運(yùn)動(dòng)和擴(kuò)散運(yùn)動(dòng) 2 漂移運(yùn)動(dòng)和擴(kuò)散運(yùn)動(dòng)方向相反 在開始擴(kuò)散時(shí) 內(nèi)建電場(chǎng)較小 阻止擴(kuò)散的作用較小 擴(kuò)散運(yùn)動(dòng)大于漂移運(yùn)動(dòng) 隨著擴(kuò)散運(yùn)動(dòng)的繼續(xù)進(jìn)行 內(nèi)建電場(chǎng)不斷增加 漂移運(yùn)動(dòng)不斷增強(qiáng) 擴(kuò)散運(yùn)動(dòng)不斷減弱 最后擴(kuò)散運(yùn)動(dòng)和漂移運(yùn)動(dòng)達(dá)到動(dòng)態(tài)平衡 空間電荷區(qū)的寬度相對(duì)穩(wěn)定下來 不再擴(kuò)大 一般只有零點(diǎn)幾微米至幾微米 動(dòng)態(tài)平衡時(shí) 擴(kuò)散電流和漂移電流大小相等 方向相反 流過PN結(jié)的總電流為零 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 22 PN結(jié)型二極管的伏安特性 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 23 結(jié)型半導(dǎo)體二極管方程 ID二極管的電流IS二極管的反向飽和電流 Q電子電荷 VD二極管外加電壓 方向定義為P電極為正 N電極為負(fù) K波爾茲曼常數(shù) T絕對(duì)溫度 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 24 PN結(jié)與二極管 雙極型 MOS三極管的關(guān)系 PN結(jié)是半導(dǎo)體器件的基本結(jié)構(gòu)PN結(jié)存在于幾乎所有種類的二極管 雙極型三極管和MOS器件之中 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 25 肖特基結(jié)二極管 金屬與摻雜半導(dǎo)體接觸形成的肖特基結(jié)二極管金屬與半導(dǎo)體在交界處形成阻擋層 處于平衡態(tài)的阻擋層對(duì)外電路呈中性肖特基結(jié)阻擋層具有類似PN結(jié)的伏 安特性 基于GaAs 砷化鎵 和InP 磷化銦 的MESFET和HEMT器件中 其金屬柵極與溝道材料之間形成的結(jié)就屬于肖特基結(jié) 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 26 歐姆型接觸 半導(dǎo)體元器件引出電極與半導(dǎo)體材料的接觸也是一種金屬 半導(dǎo)體結(jié)我們希望這些結(jié)具有雙向低歐姆電阻值的導(dǎo)電特性 也就是說 這些結(jié)應(yīng)當(dāng)是歐姆型接觸歐姆接觸通過對(duì)接觸區(qū)半導(dǎo)體的重?fù)诫s來實(shí)現(xiàn) 理論根據(jù)是 通過對(duì)半導(dǎo)體材料重?fù)诫s 使集中于半導(dǎo)體一側(cè)的結(jié) 金屬中有更大量的自由電子 變得如此之薄 以至于載流子可以容易地利用量子隧穿效應(yīng)相對(duì)自由地傳輸 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 27 2 5雙極型晶體管雙極型晶體管的基本結(jié)構(gòu) 在半導(dǎo)體的晶體中形成兩個(gè)靠得很近的PN結(jié)可構(gòu)成雙極型晶體管 這兩個(gè)PN結(jié)將半導(dǎo)體分成三個(gè)區(qū)域 它們的排列順序可以是N P N或者P N P 前者我們稱之為NPN晶體管 后者稱之為PNP晶體管 三個(gè)區(qū)域分別稱為發(fā)射區(qū) 基區(qū)和集電區(qū) 對(duì)應(yīng)引出的電極分別稱為發(fā)射極E 基極B和集電極C E B之間的PN結(jié)稱為發(fā)射結(jié) C B之間的PN結(jié)稱為集電結(jié) 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 28 雙極型晶體管的使用特點(diǎn) 一般在制作時(shí) 發(fā)射區(qū)的摻雜濃度遠(yuǎn)遠(yuǎn)高于基區(qū)和集電區(qū) 基區(qū)做的很薄 以微米甚至納米計(jì) 集電結(jié)的面積大于發(fā)射結(jié)的面積 因此 在使用時(shí)E C兩個(gè)電極是不能交換的 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 29 雙極型晶體管原理圖及符號(hào) 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 30 雙極型晶體管的四種運(yùn)用狀態(tài) 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 31 放大工作狀態(tài)下雙極型晶體管的電流分配 高摻雜發(fā)射區(qū)的大量電子注入到基區(qū) 形成電子電流IE注入到基區(qū)的電子 成為基區(qū)的非平衡少子 繼續(xù)向集電結(jié)方向擴(kuò)散在擴(kuò)散的過程中 有少部分的電子與基區(qū)中的多子空穴復(fù)合 形成基極復(fù)合電流IB大部分電子到達(dá)集電結(jié)邊界 并在集電結(jié)電場(chǎng)吸引作用下 漂移到集電區(qū)形成集電極電子電流IC電流放大倍數(shù) F IC IB 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 32 2 6金屬半導(dǎo)體場(chǎng)效應(yīng)晶體管MESFET 在半絕緣GaAs襯底上的N型GaAs薄層為有源層有源層上面兩側(cè)的金屬層有源層形成源極和漏極的歐姆接觸溝道中間區(qū)域上的金屬層與有源層形成柵極的肖特基接觸 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 33 增強(qiáng)型和耗盡型MESFET 由于肖特基勢(shì)壘的耗盡區(qū)延伸進(jìn)入有源層 使得溝道的厚度變薄 根據(jù)零偏壓情況下溝道夾斷的狀況 可形成兩種類型的MESFET 增強(qiáng)型和耗盡型 對(duì)于增強(qiáng)型MESFET 由于內(nèi)在電勢(shì)形成的耗盡區(qū)延伸到有源區(qū)的下邊界 溝道在零偏壓情況下是斷開的 而耗盡型MESFET的耗盡區(qū)只延伸到有源區(qū)的某一深度 溝道為在零偏壓情況下是開啟的 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 34 2 7MOS晶體管的基本結(jié)構(gòu) MOS 金屬 氧化物 半導(dǎo)體 場(chǎng)效應(yīng)晶體管 簡(jiǎn)稱為MOS管 其核心結(jié)構(gòu)是由導(dǎo)體 絕緣體與構(gòu)成管子襯底的摻雜半導(dǎo)體這三層材料疊在一起形成的三明治結(jié)構(gòu)這一結(jié)構(gòu)的基本作用是 在半導(dǎo)體的表面感應(yīng)出與原摻雜類型相反的載流子 形成一條導(dǎo)電溝道 根據(jù)形成導(dǎo)電溝道的載流子的類型 MOS管被分為NMOS和PMOS 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 35 NMOS晶體管基本結(jié)構(gòu)與電路符號(hào) 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 36 PMOS晶體管基本結(jié)構(gòu)與電路符號(hào) 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 37 CMOS工藝 所謂的CMOS則表示這樣一種工藝和電路 其中NMOS和PMOS兩種類型的MOS管制作在同一芯片上形成的電路結(jié)構(gòu) 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 38 如果沒有任何外加偏置電壓 這時(shí) 從漏到源是兩個(gè)背對(duì)背的二極管 它們之間所能流過的電流就是二極管的反向漏電流 在柵電極下沒有導(dǎo)電溝道形成 如果把源漏和襯底接地 在柵上加一足夠高的正電壓 從靜電學(xué)的觀點(diǎn)看 這一正的柵電壓將要排斥柵下的P型襯底中的可動(dòng)的空穴電荷而吸引電子 電子在表面聚集到一定濃度時(shí) 柵下的P型層將變成N型層 即呈現(xiàn)反型層 N反型層與源漏兩端的N型擴(kuò)散層連通 就形成以電子為載流子的導(dǎo)電溝道 如果漏源之間有電位差 將有電流流過 外加在柵電極上的正電壓越高 溝道區(qū)的電子濃度也越高 導(dǎo)電情況也越好 引起溝道區(qū)產(chǎn)生強(qiáng)表面反型的最小柵電壓 稱為閾值電壓VT NMOS晶體管的基本工作原理 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 39 增強(qiáng)型和耗盡型MOS器件 根據(jù)閾值電壓不同 常把MOS器件分成增強(qiáng)型和耗盡型兩種器件 對(duì)于N溝MOS器件而言 將閾值電壓VT 0的器件稱為增強(qiáng)型器件 閾值電壓VT 0的器件 稱為耗盡型器件 PMOS器件和NMOS器件在結(jié)構(gòu)上是一樣的 只是源漏襯底的材料類型和NMOS相反 工作電壓的極性也正好相反 在CMOS電路里 全部采用增強(qiáng)型的NMOS和PMOS 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 40 影響漏極電流Ids大小的因素 1 源 漏之間的距離 2 溝道寬度 3 開啟電壓VT 4 柵絕緣氧化層的厚度 5 柵絕緣層的介電常數(shù) 6 載流子 電子或空穴 的遷移率 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 41 MOS管的正常導(dǎo)電的三個(gè)區(qū)域 1 夾斷 區(qū) 這時(shí)的電流是源 漏間的泄漏電流 2 線性 區(qū) 弱反型區(qū) 這時(shí)漏極電流隨柵壓線性增加 3 飽和 區(qū) 溝道強(qiáng)反型 漏極電流與漏極電壓無關(guān) 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 42 截止區(qū) Ids 0 Vgs VT 0線性區(qū) Ids 飽和區(qū) Ids 0 Vgs VT Vds MOS晶體管性能分析 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 43 MOS器件電壓 電流特性 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 44 下次預(yù)習(xí) 第3章集成電路工藝簡(jiǎn)介 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 45 本節(jié)結(jié)束 1 42 謝謝 2020 4 2 模擬集成電路設(shè)計(jì)基礎(chǔ) 46