《電子元件減少錫毛刺的方法.doc》由會(huì)員分享，可在線閱讀，更多相關(guān)《電子元件減少錫毛刺的方法.doc（2頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

電子元件減少錫毛刺的方法 降低鍍層毛刺的措施 研究表明，下列四種方案是減少錫毛刺產(chǎn)生的最可行解決方案：對(duì)霧錫鍍層進(jìn)行退火，增加霧錫鍍層的厚度，在引腳鍍層中加入鎳阻擋層(barrier)，對(duì)錫鍍層進(jìn)行回流。 就減少毛刺的問題而言，成本效益最高的方案是對(duì)鍍錫層進(jìn)行退火。大量研究表明，在銅襯底上對(duì)錫鍍層進(jìn)行退火可以大大減少毛刺的產(chǎn)生。具體操作方法是在溫度為150℃下，對(duì)錫鍍層進(jìn)行一小時(shí)的退火。根據(jù)現(xiàn)有的資料記載，在 鍍層操作完成后24小時(shí)內(nèi)對(duì)錫鍍層進(jìn)行退火較為有效。 從資料中我們可以清楚了解，盡管錫鍍層的最佳厚度尚不清楚，錫沉積越厚，越不容易產(chǎn)生毛刺。根據(jù)資料中提供的參考數(shù)據(jù)，安森美半導(dǎo)體方案中的錫鍍層仍將集中介于7.5至12.5微米之間。我們相信，該方案可以在不影響鍍層質(zhì)量的前提下，減少毛刺，提高成本效益。 另一種被廣泛認(rèn)可的減少毛刺方案是在鎳阻擋層上加入錫鍍層。然而，在鍍層上加入鎳會(huì)使許多產(chǎn)品的成本增加，在市場(chǎng)上失去價(jià)格競(jìng)爭(zhēng)力。此外，眾所周知，盡管鎳阻擋層會(huì)使毛刺產(chǎn)生的時(shí)間增加，但這很大程度上取決于所使用的錫鍍?cè)☆愋?。大家普遍認(rèn)為，鎳之所以可以減少毛刺產(chǎn)生，原因在于它會(huì)對(duì)錫鍍層中的應(yīng)力產(chǎn)生影響。 由于使用鍍鎳減少毛刺的產(chǎn)生取決于所使用的錫鍍?cè)?，安森美半?dǎo)體采用的對(duì)策側(cè)重于選擇基于甲基硫酸(MSA)的錫鍍層化學(xué)方法。MSA電鍍化學(xué)方法不僅可以控制錫鍍層中產(chǎn)生的應(yīng)力，而且可以產(chǎn)生一種不易產(chǎn)生毛刺的鍍層。 另一種減少毛刺的方案是在錫熔點(diǎn)232℃以上進(jìn)行錫回流，但是這種處理方法的有效性尚不清楚。因此，錫回流不能作為減少毛刺產(chǎn)生的工藝。但是，安森美半導(dǎo)體采用的方案包括了采用回流測(cè)試作為確定總體霧錫工藝有效性的方法。這種方法在很大程度上重復(fù)了最后的封裝工藝。 需要對(duì)所有含大量錫的鍍層進(jìn)行持續(xù)測(cè)試和檢查，以確保毛刺的產(chǎn)生得以控制。用于錫毛刺評(píng)估的測(cè)試條件和檢查程序在過去幾年中發(fā)生了重大變化，可以將其看作是一個(gè)變化的目標(biāo)。JEDEC和iNEMI的動(dòng)議已經(jīng)帶動(dòng)了越來越多的標(biāo)準(zhǔn)化工作，以確定進(jìn)行上述評(píng)估所運(yùn)用的方法。安森美半導(dǎo)體將嚴(yán)格遵守JEDEC標(biāo)準(zhǔn)JESD22A121中的建議。該標(biāo)準(zhǔn)不僅要求對(duì)特定的溫度循環(huán)、環(huán)境溫度/濕度儲(chǔ)存和高溫/高濕度存儲(chǔ)進(jìn)行測(cè)試，還規(guī)定了所需的錫毛刺檢查程序。 除了監(jiān)測(cè)當(dāng)前的電鍍化學(xué)方法外，還將在這些新近議定并得以標(biāo)準(zhǔn)化的JEDEC測(cè)試條件下進(jìn)行實(shí)驗(yàn)，以便將樣品組錫毛刺與下列屬性相比較。 1. 霧錫鍍層的厚度范圍為5至15微米； 2. 回流與不回流的比較； 3. 銅引腳框架與鍍銅Alloy 42引腳框架的比較； 4. 基于MSA的不同錫鍍?cè)』瘜W(xué)成分。 到目前為止，安森美半導(dǎo)體已經(jīng)將其約95%的產(chǎn)品轉(zhuǎn)換為無鉛鍍層，并計(jì)劃在2005年底之前將所有器件中含鉛(Pb)的外部鍍層用無鉛鍍層取代。