1、數(shù)字電路與邏輯設(shè)計(jì),開課學(xué)院：機(jī)電工程學(xué)院,主講教師：劉宇剛,學(xué)時(shí)數(shù)：54,學(xué)分：3,典型應(yīng)用,電子器件的發(fā)展,設(shè)計(jì)方法的變化,參考書,緒論,數(shù)字電路的特點(diǎn),學(xué)習(xí)方法,考核方法,數(shù)字電路的特點(diǎn),模擬電路：,處理的信號(hào)是時(shí)間上連續(xù)的信號(hào),數(shù)字電路：,處理的信號(hào)是離散的信號(hào),1.工作信號(hào)是離散的，因此電路中工作的半導(dǎo)體管多數(shù)工作在開關(guān)狀態(tài)。如二極管工作在導(dǎo)通和截止態(tài)三極管工作在飽和態(tài)和截止態(tài),2.研究。

2、5 2 1SR鎖存器 5 2鎖存器 5 2 1D鎖存器 5 2 1SR鎖存器 5 2鎖存器 1 基本SR鎖存器 初態(tài) R S信號(hào)作用前Q端的狀態(tài) 初態(tài)用Qn表示 次態(tài) R S信號(hào)作用后Q端的狀態(tài)次態(tài)用Qn 1表示 1 工作原理 R 0 S 0 狀態(tài)不變 無論初態(tài)Qn為0。

3、試卷一 一 填空題 每空1分 共20分 1 與非門的邏輯功能為 2 數(shù)字信號(hào)的特點(diǎn)是在 上和 上都是斷續(xù)變化的 其高電平和低電平常用 和 來表示 3 三態(tài)門的 三態(tài) 指 和 4 邏輯代數(shù)的三個(gè)重要規(guī)則是 5 為了實(shí)現(xiàn)高的頻率穩(wěn)定度。

4、第 1 章 習(xí)題與參考答案 題 1 1 將下列十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù) 八進(jìn)制數(shù) 十六進(jìn)制數(shù) 1 25 2 43 3 56 4 78 解 1 25 11001 2 31 8 19 16 2 43 101011 2 53 8 2B 16 3 56 111000 2 70 8 38 16 4 1001110 2 116 8 4E 16。

5、第三章 門電路一、本章重點(diǎn)1各類門電路的符號(hào)及功能；2TTL電路的外特性及其應(yīng)用3CMOS電路的外特性及其應(yīng)用二、本章知識(shí)點(diǎn)(一) 基本概念1、熟記各種功能門電路的邏輯符號(hào)。2、熟記TTL、CMOS門的主要電氣參數(shù)（高低電平的典型值、轉(zhuǎn)折電壓值）。3、正確理解噪聲容限的概念。4、正確理解哪些TTL門電路可以將輸出端并聯(lián)使用。5、正確理解門電路多。

6、第四章 集 成 觸 發(fā) 器4.14.2 （1）特性表(CP=0時(shí)，保持；CP=1時(shí)如下表)(2) 特性方程Qn+1=DD QnQn+10 000 101 011 11(3)該電路為鎖存器（時(shí)鐘型D觸發(fā)器）。CP=0時(shí)，不接收D的數(shù)據(jù)；CP=1時(shí)，把數(shù)據(jù)鎖存。(但該電路有空翻)4。

7、四川理工學(xué)院電子教研室2009,數(shù)字電子技術(shù)基礎(chǔ)（第四版）教學(xué)課件,地址:四川自貢市匯興路學(xué)苑街180號(hào)郵政編碼：643000電子信箱：zbzbzb123聯(lián)系電話：0813-5505869,四川理工學(xué)院電子教研室2009,第二章門電路2-1概述2-2二極管、三極管、MOS管開關(guān)等效電路2-3最簡單的與、或、非門電路2-4TTL門電路2-5CMOS門電路,四川理工學(xué)院電子教研室2009,21。

8、第3章門電路,3.1概述3.2分立元件門電路3.3TTL門電路3.4CMOS門電路,3.1概述,門電路是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路。常用門電路：與門、或門、非門、與非門、或非門、與或非門、異或門等,集成電路IntegratedCircuits(IC)：,集成電路就是將元、器件和連線制作在一個(gè)半導(dǎo)體基片上的完整電路。規(guī)模：小規(guī)模集成電路：10個(gè)門以內(nèi)中規(guī)模集成電路：小于100個(gè)門大規(guī)模集成電路：小于。

9、數(shù)字電路與邏輯設(shè)計(jì)作業(yè)教材：數(shù)字電子技術(shù)基礎(chǔ)（高等教育出版社，第2版，2012年第7次印刷）第一章：自測(cè)題：一、1、小規(guī)模集成電路，中規(guī)模集成電路，大規(guī)模集成電路，超大規(guī)模集成電路5、各位權(quán)系數(shù)之和，1799、01100101，01100101，01100110；11100101，10011010，10011011二、1、8、10。

10、數(shù)字電子技術(shù)基礎(chǔ)習(xí)題第一章 第一章 數(shù)字電子技術(shù)概述1數(shù)字信號(hào)和模擬信號(hào)各有什么特點(diǎn)?描寫脈沖波形有哪些主要參數(shù)2和模擬電路相比，數(shù)字電路有哪些優(yōu)點(diǎn)?3在數(shù)字系統(tǒng)中為什么要采用二進(jìn)制?它有何優(yōu)點(diǎn)?4數(shù)字電路和模擬電路的工作各有何特點(diǎn)? 把下列二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)：1001011011010100 0101001110110.111。

11、6.3同步時(shí)序邏輯電路的設(shè)計(jì),6.3.1設(shè)計(jì)同步時(shí)序邏輯電路的一般步驟,6.3.2同步時(shí)序邏輯電路設(shè)計(jì)舉例,6.3同步時(shí)序邏輯電路的設(shè)計(jì),同步時(shí)序邏輯電路的設(shè)計(jì)是分析的逆過程,其任務(wù)是根據(jù)實(shí)際邏輯問題的要求，設(shè)計(jì)出能實(shí)現(xiàn)給定邏輯功能的電路。,6.3.1設(shè)計(jì)同步時(shí)序邏輯電路的一般步驟,同步時(shí)序電路的設(shè)計(jì)過程,(1)根據(jù)給定的邏輯功能建立原始狀態(tài)圖和原始狀態(tài)表,(2)狀態(tài)化簡-求出最簡狀態(tài)圖。

12、第2章 集成邏輯門電路,2.2 TTL集成邏輯門電路,2.3 CMOS集成邏輯門電路,2.4 集成門電路的應(yīng)用注意事項(xiàng),2.1 分立元件門電路,學(xué)習(xí)要點(diǎn),分立元件門電路的構(gòu)成 TTL集成邏輯門電路功能及特點(diǎn) CMOS集成邏輯門電路功能及特點(diǎn) 邏輯電路使用過程中的注意問題,邏輯門電路,-由具體器件構(gòu)成能夠?qū)崿F(xiàn)基本和常用邏輯關(guān)系的電子線路，簡稱門電路 。,是實(shí)現(xiàn)邏輯功能的基本單元。,數(shù)字集成電路,一。

13、數(shù)字電子技術(shù),數(shù)字電子技術(shù),第1章 數(shù)字電子技術(shù)基礎(chǔ),第2章 組合邏輯電路,第3章 時(shí)序邏輯電路,第4章 脈沖信號(hào)的產(chǎn)生與整形,第5章 數(shù)模和模數(shù)轉(zhuǎn)換,第一章 數(shù)字邏輯基礎(chǔ),學(xué)習(xí)要點(diǎn)： 二進(jìn)制、二進(jìn)制與十進(jìn)制的相互轉(zhuǎn)換 邏輯代數(shù)的公式與定理、邏輯函數(shù)化簡 基本邏輯門電路的邏輯功能,1.1 數(shù)字電子技術(shù)基礎(chǔ),1.2 數(shù)制與編碼,1.3 邏輯代數(shù)基礎(chǔ),1.4 邏輯函數(shù)的化簡,1.5 邏輯函數(shù)的表示方。

14、數(shù)字電路與邏輯設(shè)計(jì),開課學(xué)院：機(jī)電工程學(xué)院,主講教師：劉宇剛,學(xué)時(shí)數(shù)：54,學(xué)分：3,典型應(yīng)用,電子器件的發(fā)展,設(shè)計(jì)方法的變化,參考書,緒 論,數(shù)字電路的特點(diǎn),學(xué)習(xí)方法,考核方法,數(shù)字電路的特點(diǎn),模擬電路：,處理的信號(hào)是時(shí)間上連續(xù)的信號(hào),數(shù)字電路：,處理的信號(hào)是離散的信號(hào),1. 工作信號(hào)是離散的，因此電路中工作的半導(dǎo)體管多數(shù)工作在開關(guān)狀態(tài)。 如二極管工作在導(dǎo)通和截止態(tài) 三極管工作在飽和態(tài)和截止態(tài)。

15、第6章 時(shí)序邏輯電路,6.1 概述6.2 時(shí)序邏輯電路的分析方法6.3 時(shí)序邏輯電路的設(shè)計(jì)方法6.4 若干常用時(shí)序邏輯電路,6.1 概述,一、時(shí)序邏輯電路的特點(diǎn) 功能上：任一時(shí)刻的輸出不僅取決于該時(shí)刻的輸入，還與電路原來的狀態(tài)有關(guān)。,2. 電路結(jié)構(gòu)上： 時(shí)序邏輯電路包含組合邏輯電路和存儲(chǔ)電路兩個(gè)部分； 存儲(chǔ)電路的輸出狀態(tài)必須反饋到組合電路的輸入端，與輸入信號(hào)一起，共同決定組合邏輯電路的輸出。,二。

16、5.2.1 SR 鎖存器,5.2 鎖存器,5.2.1 D 鎖存器,5.2.1 SR 鎖存器,5.2 鎖存器,1. 基本SR鎖存器,初態(tài)：R、S信號(hào)作用前Q端的狀態(tài)，初態(tài)用Q n表示。,次態(tài)：R、S信號(hào)作用后Q端的 狀態(tài)次態(tài)用Q n+1表示。,1) 工作原理,R=0、S=0,狀態(tài)不變,無論初態(tài)Q n為0或1，鎖存器的次態(tài)為為1態(tài)。 信號(hào)消失后新的狀態(tài)將被記憶下來。,R=0、S=1,置1,無論初態(tài)Q。

17、第 六 章,時(shí) 序 邏 輯 電 路,教學(xué)內(nèi)容,6.1 概述 6.2 時(shí)序邏輯電路的分析方法 6.3 若干常用的時(shí)序邏輯電路 6.4 時(shí)序邏輯電路的設(shè)計(jì)方法,教學(xué)要求,一.重點(diǎn)掌握的內(nèi)容：,（1）時(shí)序邏輯電路的概念及電路結(jié)構(gòu)特點(diǎn)； （2）同步時(shí)序電路的一般分析方法； （3）同步計(jì)數(shù)器的一般分析方法； （4）會(huì)用置零法和置數(shù)法構(gòu)成任意進(jìn)制計(jì)數(shù)器。,二.一般掌握的內(nèi)容：,（1）同步、異步的概念，電路現(xiàn)。