《《基于fpga集成電路設計》課程標準.doc》由會員分享，可在線閱讀，更多相關《《基于fpga集成電路設計》課程標準.doc（6頁珍藏版）》請在裝配圖網上搜索。

《基于FPGA集成電路設計》課程標準 課程名稱：基于FPGA集成電路設計 課程代碼： 建議課時數： 64 學分：4 適用專業(yè)：微電子技術 1.前言 1.1課程定位 本課程屬于微電子技術專業(yè)的專業(yè)核心課程，適用于高等職業(yè)院校微電子技術專業(yè),是本專業(yè)的專業(yè)必修課。 使學生具有運用FPGA從事數字集成電路設計的基本能力，為從事該領域以及相關工作打下基礎。 前續(xù)課程為《電子電路分析及應用》，只有具備扎實的數字電子技術基礎才能理解數字IC系統(tǒng)的性能指標，才能通過利用簡單的邏輯門或者觸發(fā)器搭建子模塊電路。 后續(xù)的開發(fā)主要是往SOC方向發(fā)展或者往大系統(tǒng)方向發(fā)展。在高速系統(tǒng)和大規(guī)模硬件系統(tǒng)設計時會出現一些在低速系統(tǒng)和小系統(tǒng)中不存在的問題，這都屬于FPGA系統(tǒng)高級開發(fā)領域。 1.2設計思路 本課程是學習數字集成電路設計的核心課程，聽取了大量企業(yè)專家的意見和建議，對于本課程對微電子專業(yè)學生的重要性以及必要性有了足夠的認識。因而，將此課程設置為專業(yè)核心課程。 本課程是依據“2015年微電子技術專業(yè)工作任務與職業(yè)能力分析表”中的“數字集成電路設計”工作項目而設置的。其總體設計思路是，打破以知識傳授為主要特征的傳統(tǒng)學科課程模式，轉變?yōu)橐怨ぷ魅蝿諡橹行慕M織課程內容，讓學生在完成具體項目過程中掌握核心技能，對重要的知識和技能點通過大量的項目完成來掌握，弱化非核心的知識點和技能。項目設計從易到難，從簡到繁，逐步升級，先學習基礎準備知識，然后學習編程方法,最后應用到FPGA開發(fā)板上開發(fā)實戰(zhàn)。 前一個項目是下一個項目的基礎，下一個項目是前一個項目的延伸。共劃分為三個大主要工作任務，分別是基礎知識、VerilogHDL 語言和開發(fā)應用。 在教學內容選取上，結合企業(yè)專家的意見以及本人在企業(yè)從事集成電路設計的經驗，選取了注重實際設計和應用的內用，減少理論教學內容。對每個項目有明確的教學目標，不達目標不能算作項目的真正完成。改革和創(chuàng)新：為了提高教學效果，提高學生設計技能，結合教-學-做一體化思想，建議采用如下教學方法：項目任務法、理論試驗模塊捆綁法和例題模仿指引法。 技能及其學習要求采取了 “能做………………”的形式進行描述，知識及其學習要求則采取了“能描述……………………”和“能識記……………………”的形式進行描述，即區(qū)分了兩個學習層次，“描述”指學生能熟練講出知識點，“識記”指學生把握知識點的內涵及及其關系。 該課程的總學時為64學時。學生自己動手完成項目不少于32學時。 2．課程目標 l 能夠用Verilog語言編寫門級代碼； l 能夠用Verilog語言編寫數據流級代碼； l 能夠用Verilog語言編寫行為級代碼； l 能夠將復雜的Verilog代碼下載到FPGA版驗證； l 能夠在FPGA板上開發(fā)簡單的數字系統(tǒng)； 3．課程內容和要求 根據專業(yè)課程目標和涵蓋的工作任務要求，確定課程內容和要求，說明學生應獲得的知識、技能與態(tài)度。 序號 學習單元/工作任務 知識要求 技能要求 參考學時 1 可編程邏輯設計簡介 l 能描述可編程邏輯器件的發(fā)展簡史及分類 l 2 2 FPGA/CPLD基本結構和 FPGA設計流程 l 能描述FPGA基本結構 l 能識記FPGA開發(fā)設計流程 l 4 3 數字邏輯電路基礎知識 l 能認知組合邏輯電路 l 能認知時序邏輯電路 l 能正確寫出真值表 l 能快速化簡真值表 l 能快速判別時序電路時序 4 4 Verilog HDL硬件描述語言 l 能識記Verilog HDL硬件描述語言語法規(guī)則 l 能用門級建模方法對門級電路建模 l 能用數據流級建模方法對門級電路建模 l 能用行為級建模方法對門級電路建模 l 能用軟件對Verilog 代碼進行仿真驗證 32 5 FPGA開發(fā)流程及各步驟開發(fā)工具、集成開發(fā)環(huán)境的使用 l 能識記FPGA開發(fā)流程 l 會正確使用一種FPGA開發(fā)工具 4 6 FPGA開發(fā)設計實戰(zhàn) l l 能合理設計20分頻器并進行FPGA板上驗證 l 能合理設計跑馬燈并進行FPGA板上驗證 l 能合理設計8位數碼掃描顯示電路并進行FPGA板上驗證 l 能合理設計數字跑表并進行FPGA板上驗證 l 能合理設計交通控制器并進行FPGA板上驗證 20 4實施建議 4.1教材選用 (1) 必須依據本課程標準選擇教材。 推薦教材為《Veilog HDL 數字設計教程》，2012年出版，西安電子科技大學出版社，第二版，賀敬凱編。參考教材為《基于Quartus II 的數字系統(tǒng)Verilog HDL設計實例詳解（第二版）》，周潤景 編著，電子工業(yè)出版社，2014年。 推薦的教材充分體現了任務引領實踐導向的課程設計思想，以工作任務為主線設計內容結構。 推薦的教材以學生為本，文字通俗、表達簡練，內容展現應圖文并茂，圖例與案例應引起學生的興趣，重在提高學生學習的主動性和積極性。 推薦的教材中注重實踐內容的可操作性，強調在操作中理解與應用理論。 4.2教學方法 為了提高教學效果，提高學生設計技能，結合教-學-做一體化思想，建議采用如下教學方法： 項目任務法：通過具體的項目來鍛煉學生的實戰(zhàn)能力，項目教學主要培養(yǎng)學生對設計流程的理解，培養(yǎng)學生的知識整合能力。項目是學生應用知識的載體，通過自己親手思考實踐的知識很容易轉變成技能。其次，項目教學不會感覺枯燥，避免了抽象的理論，也能大大提高學生的學習興趣。 理論試驗模塊捆綁法：在講授完相關理論之后，通過相關項目的具體操作來鞏固強化對理論的理解。理論和實踐必須相繼完成，這樣有利于提高教學效果。為了方便理論和實驗能有效地對應，必須將理論部分進行分塊，每次課完成一個模塊。 例題模仿指引法：項目的完成撇棄以前的機械教學模式（教師從頭到尾演示一遍，學生只是簡單地按照老師的操作步驟來機械操作即可），對舉例項目詳細講解，講解過程中貫穿原理、方法、步驟、操作要點等。讓學生通過例題的講解消化后，將相關原理、方法、操作應用到項目例題中。這樣避免了學生機械地重復老師的操作，達到有效提供學生知識應用能力。 4.３課程資源 (1)常用課程資源的開發(fā)和利用 幻燈片、投影、錄像、多媒體課件等資源有利于創(chuàng)設形象生動的學習環(huán)境，激發(fā)學生的學習興趣，促進學生對知識的理解和掌握。建議加強常用課程資源的開發(fā)，建立多媒體課程資源的數據庫，努力實現跨學校的多媒體資源共享。 (2)積極開發(fā)和利用網絡課程資源 充分利用網絡資源、教育網站等信息資源，使教學媒體從單一媒體向多媒體轉變；使教學活動從信息的單向傳遞向雙向交換轉變；使學生從單獨學習向合作學習轉變。 (3)購買了20臺FPGA 開發(fā)板，供學生開發(fā)實戰(zhàn)練習。 4.４教學評價 (1)注重學生分析問題、解決實際問題內容的考核。 (2)注重學生的職業(yè)素質考核。 參考下列表1 表1 項目 所占分數 備注 職業(yè)素質 20 遲到早退一次扣3分；缺課一次扣5分，累計超過3次取消本課考試資格，違反課堂紀律一次扣3分，沒有按時打掃衛(wèi)生和關計算機一次扣5分 設計一個4*4的乘法器 15 仿真驗證結果錯對 設計一個32選1數據選擇器設計 15 仿真驗證結果錯對 十進制計數器設計 15 FPGA版上驗證錯對 8位移位寄存器設計 15 仿真驗證結果錯對 跑馬燈程序 20 FPGA版上驗證錯對 5、其他說明