《《通信集成電路設(shè)計(jì)》第02章(A).ppt》由會(huì)員分享，可在線閱讀，更多相關(guān)《《通信集成電路設(shè)計(jì)》第02章(A).ppt（25頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

2 3S型時(shí)分接線器 S型時(shí)分接線器是空間型接線器 spaceswitch 其功能是完成 空間交換 即在一根入線中 可以選擇任何一根出線與之連通 2 3 1S型接線器的基本組成S型接線器由m n交叉點(diǎn)矩陣和控制存儲(chǔ)器組成 在每條入線i和出線j之間都有一個(gè)交叉點(diǎn)Kij 當(dāng)某個(gè)交叉點(diǎn)在控制存儲(chǔ)器控制下接通時(shí) 相應(yīng)的入線即可與相應(yīng)的出線相連 但必須建立在一定時(shí)隙的基礎(chǔ)上 2 3 2S型接線器的工作原理根據(jù)控制存儲(chǔ)器是控制輸出線上交叉接點(diǎn)閉合還是控制輸入線上交叉接點(diǎn)的閉合 可分為輸出控制方式和輸入控制方式兩種 一 輸出控制方式圖2 13所示為8 8S型時(shí)分接線器的組成方框圖 二 輸入控制方式輸入控制方式的S型時(shí)分接線器 每條輸入線上都配有一個(gè)控制存儲(chǔ)器 控制該輸入線與輸出線的所有交叉接點(diǎn) 電路設(shè)計(jì) 電路的結(jié)構(gòu)圖 以8入8出為例空間開(kāi)關(guān)是個(gè)什么樣 如何用數(shù)字電路的元素來(lái)表示 電路的總體 data in clk 程序存儲(chǔ)器 輸入時(shí)鐘電路 CPU接口電路 data out MBEB CSB RDB WRB A D F0 MF0 reset 8個(gè)8選1 modulemux hw0 hw1 hw2 hw3 hw4 hw5 hw6 hw7 out0 out1 out2 out3 out4 out5 out6 out7 sel0 sel1 sel2 sel3 sel4 sel5 sel6 sel7 output 7 0 out0 out1 out2 out3 out4 out5 out6 out7 input 7 0 hw0 hw1 hw2 hw3 hw4 hw5 hw6 hw7 input 2 0 sel0 sel1 sel2 sel3 sel4 sel5 sel6 sel7 reg 7 0 out0 out1 out2 out3 out4 out5 out6 out7 always hw0orhw1orhw2orhw3orhw4orhw5orhw6orhw7orsel0 begincase sel 3 b000 out1 hw0 3 b001 out1 hw1 3 b010 out1 hw2 3 b011 out1 hw3 3 b100 out1 hw4 3 b101 out1 hw5 3 b110 out1 hw6 3 b111 out1 hw7 endcaseend endmodule 交換部分 modulec ram wr clk wr en wr addr data in rd clk rd en rd addr data out inputwr clk wr en rd clk rd en input 23 0 data in input 4 0 wr addr rd addr output 23 0 data out reg 7 0 data out reg 23 0 mem 31 0 always posedgewr clk if wr en mem wr addr data in always posedgerd clk if rd en data out mem rd addr endmodule 控制部分 時(shí)鐘電路 modulemf time renset clk f0 mf0 count ts 32 count bit 8 count mf 16 inputrenset clk f0 mf0 output 4 0 count ts 32 output 2 0 count bit 8 output 4 0 count mf 16 wireen1 en2 en3 ts 32ts 32 clk clk reset reset en en1 clr clr1 count ts 32 count ts 32 bit 8bit 8 clk clk reset reset en en2 clr clr2 count bit 8 count bit 8 mf 16mf 16 clk clk reset reset en en3 clr clr3 count mf 16 count mf 16 assignen1 count bit 8 7 1 0 assignen2 1 assignen3 count ts 32 31endmodule 電路圖 clk reset f0 mf0 count ts 32 count bit 8 count mf 16 32個(gè)時(shí)隙計(jì)數(shù)器 modulets 32 clk reset en clr count ts 32 inputreset clk en clr output 4 0 count ts 32 reg 4 0 count ts 32 always posedgeclkornegedgereset beginif reset count ts 32 5 h00 elseif clr count ts 32 5 h01 elseif en count ts 32 count ts 32 1 endendmodule 每個(gè)時(shí)隙的8位計(jì)數(shù)器 modulebit 8 clk reset en clr count bit 8 inputreset clk en clr output 2 0 count bit 8 reg 2 0 count bit 8 always posedgeclkornegedgereset beginif reset count bit 8 3 h0 elseif clr count bit 8 3 h0 elseif en count bit 8 count bit 8 1 endendmodule 16個(gè)復(fù)幀計(jì)數(shù)器 modulemf 16 clk reset en clr count mf 16 inputreset clk en clr output 3 0 count mf 16 reg 3 0 count mf 16 always posedgeclkornegedgereset beginif reset count mf 16 4 h0 elseif clr count mf 16 4 h0 elseif en count mf 16 count mf 16 1 endendmodule CPU接口電路 修改 moduleMICRO reset MBEB CSB RDB WRB A D reg o inputreset MBEB CSB RDB WRB input 7 0 A input 7 0 D reg 7 0 D out latch A output 7 0 reg o 地址鎖存always aleorA beginif ale latch A A end 寄存器體c ramc ram wr clk wr wr en 1 b1 wr addr latch A data in D rd clk clk rd en 1 b1 rd addr count ts 32 count bit 8 data out reg o intel和motorola接口的統(tǒng)一sel intsel int MBEB CSB RDB WRB wr rd endmodule modulesel int MBEB CSB RDB WRB wr rd inputMBEB CSB RDB WRB outputwr rd wirerd1 rd2 wr1 wr2 E RWB regwr rd assignE RDB RWB WRB assignrd1 CSB RDB assignrd2 CSB endendendmodule top 2 4多級(jí)時(shí)分交換網(wǎng)絡(luò) 2 4 1T S T型時(shí)分交換網(wǎng)絡(luò)一 讀 寫(xiě)方式的T S T網(wǎng)絡(luò)T S T交換網(wǎng)絡(luò)是由輸入級(jí)T接線器 TA 和輸出級(jí)T接線器 TB 中間接有S型時(shí)分接線器組成 1 奇偶關(guān)系2 相差半幀的關(guān)系 反相法二 寫(xiě) 讀方式的T S T交換網(wǎng)絡(luò) 三 T S T交換網(wǎng)絡(luò)的分析1 輸入級(jí)T接線器和輸出級(jí)T接線器的安排從原理上講 輸入T級(jí)和輸出T級(jí)采用何種控制方式都是可以的 但是從控制的方便 以及維護(hù)管理的角度出發(fā) 還是有討論的必要 2 控制存儲(chǔ)器的合用由于輸入T級(jí)和輸出T級(jí)采用了不同的控制方式 故它們的存儲(chǔ)器可以合用 1 讀 寫(xiě)方式的合用從圖2 15可以看出 CMA0和CMB0兩個(gè)控制存儲(chǔ)器 一個(gè)是在2 單元里存24 地址 一個(gè)是在130 單元里存24 地址 這說(shuō)明兩者合用后 只要在相差半幀 或相差一個(gè)時(shí)隙 的單元地址里寫(xiě)入同樣的話音在SM的存放地址就可以了 2 寫(xiě) 讀方式的合用從圖2 16可以看出 CMA0和CMB0占用的單元地址是相同的 都是24 單元 只是單元里存放的話音存儲(chǔ)器的地址相差半幀 2 4 2S T S型時(shí)分交換網(wǎng)絡(luò)S T S三級(jí)時(shí)分交換網(wǎng)絡(luò)是由輸入S級(jí) 中間T級(jí)和輸出S級(jí)組成 如圖2 19所示 2 4 3其他形式的多級(jí)時(shí)分交換網(wǎng)絡(luò)一 T S S T網(wǎng)絡(luò)日本NEC公司生產(chǎn)的NEAX 61是典型的T S S T時(shí)分交換網(wǎng)絡(luò)結(jié)構(gòu) 二 S S T S S網(wǎng)絡(luò)S S T S S是意大利Telettra公司的DTN 1數(shù)字交換機(jī)的交換網(wǎng)絡(luò)所采用的結(jié)構(gòu) 這種網(wǎng)絡(luò)是在兩側(cè)各配備兩級(jí)S型接線器 中間為一級(jí)T型接線器 2 5阻塞的概念與計(jì)算 2 5 1阻塞的概念所謂阻塞是指主叫向被叫發(fā)出呼叫時(shí) 被叫雖然空閑 但由于網(wǎng)絡(luò)內(nèi)部鏈路不通 而使呼叫損失的情況 2 5 2阻塞概率的計(jì)算以圖2 15的T S T網(wǎng)絡(luò)為例 這是一個(gè)具有16條輸入母線 16條輸出母線 每條母線上有256時(shí)隙的交換網(wǎng)絡(luò) 為了降低阻塞概率 就需要增加級(jí)間的鏈路數(shù)即內(nèi)部時(shí)隙數(shù) 這樣低的阻塞概率可以近似地看作為零 即交換網(wǎng)絡(luò)可認(rèn)為是無(wú)阻塞網(wǎng)絡(luò)