《集成電路設(shè)計(jì)EDA工具實(shí)驗(yàn)指導(dǎo)書2010春季.doc》由會(huì)員分享，可在線閱讀，更多相關(guān)《集成電路設(shè)計(jì)EDA工具實(shí)驗(yàn)指導(dǎo)書2010春季.doc（36頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。

集成電路設(shè)計(jì)EDA工具 實(shí)驗(yàn)指導(dǎo)書 （試用版） 編寫：潘欣欣 艾娉婷 審核：王東紅 司玉娟 吉林大學(xué)珠海學(xué)院電子信息系 微電子學(xué)科教研組 2009年9月 學(xué)生實(shí)驗(yàn)守則 一、 學(xué)生必須按照教學(xué)計(jì)劃規(guī)定的時(shí)間，或預(yù)定的時(shí)間上實(shí)驗(yàn)課，不得遲到、早退或無故缺課。 二、 必需遵守實(shí)驗(yàn)室的各項(xiàng)規(guī)章制度，服從實(shí)驗(yàn)教師的指導(dǎo)，保持室內(nèi)整潔、衛(wèi)生、安靜、有序。實(shí)驗(yàn)室內(nèi)不得吸煙、接打手機(jī)。 三、 遵守操作規(guī)程，注意人身安全。未經(jīng)教師允許不許動(dòng)用與本實(shí)驗(yàn)無關(guān)的設(shè)備；凡因違犯操作規(guī)程，或擅自動(dòng)用其他設(shè)備而造成損壞的，應(yīng)按學(xué)校規(guī)定賠償。 四、 實(shí)驗(yàn)前必須認(rèn)真閱讀實(shí)驗(yàn)指導(dǎo)書，明確實(shí)驗(yàn)?zāi)康?，理解?shí)驗(yàn)原理，填寫實(shí)驗(yàn)報(bào)告，課后要獨(dú)立完成實(shí)驗(yàn)報(bào)告，并按時(shí)交給任課教師批閱。 五、 實(shí)驗(yàn)完畢后應(yīng)將計(jì)算機(jī)關(guān)機(jī)，搞好室內(nèi)衛(wèi)生，關(guān)好電門窗，經(jīng)教師同意后方可離開實(shí)驗(yàn)室。 目 錄 引 言 1 實(shí)驗(yàn)一 Linux 操作系統(tǒng)入門……………………………………………………2 實(shí)驗(yàn)二 Zeni設(shè)計(jì)系統(tǒng)入門及常用命令………………………………………...4 實(shí)驗(yàn)三 CMOS與非門電路原理圖設(shè)計(jì)………………………………..21 實(shí)驗(yàn)四 CMOS與非門電路原理圖仿真……………………………………………… 實(shí)驗(yàn)五 CMOS與非門電路版圖設(shè)計(jì)………………………………………… 29 實(shí)驗(yàn)六 CMOS與非門版圖驗(yàn)證1——設(shè)計(jì)規(guī)則檢查（DRC）……………… 實(shí)驗(yàn)七 CMOS與非門版圖驗(yàn)證2——版圖與原理圖一致性檢查（LVS）…….. 實(shí)驗(yàn)八 Zeni系統(tǒng)中的寄生參數(shù)提?。≒E）及信號完整性分析（SI）………… 引 言 本實(shí)驗(yàn)是一門培養(yǎng)學(xué)生學(xué)生集成電路設(shè)計(jì)能力的專業(yè)實(shí)踐課程，是現(xiàn)代集成電路設(shè)計(jì)的基礎(chǔ)課程。通過學(xué)習(xí)半導(dǎo)體集成電路設(shè)計(jì)、半導(dǎo)體工藝為基礎(chǔ)理論，將理論與實(shí)踐相結(jié)合，培養(yǎng)學(xué)生分析能力和解決問題能力以及集成電路軟件工具的使用，掌握微電子技術(shù)人員所需的基本理論和能力，為學(xué)生以后從事集成電路設(shè)計(jì)工作打下基礎(chǔ)。本次實(shí)驗(yàn)課程的主要內(nèi)容包括了解集成電路設(shè)計(jì)流程、工藝庫命令文件、完成或非門最小化設(shè)計(jì)。 本實(shí)驗(yàn)課程以課堂講授和學(xué)生實(shí)際操作想結(jié)合的方式進(jìn)行的。要求學(xué)生在完成預(yù)習(xí)報(bào)告、設(shè)計(jì)方案選擇、及其設(shè)計(jì)驗(yàn)證，提交實(shí)驗(yàn)報(bào)告。成績考核方式，按照出勤情況（10%）、預(yù)習(xí)課堂記分（40%）、報(bào)告成績（50%）進(jìn)行評定。 希望同學(xué)們能珍惜這次學(xué)習(xí)機(jī)會(huì)，進(jìn)一步完善自己的知識結(jié)構(gòu)。 實(shí)驗(yàn)一 LINUX 系統(tǒng)入門 一、 實(shí)驗(yàn)?zāi)康? 熟悉LINUX操作系統(tǒng)的界面及常用命令。 二、 實(shí)驗(yàn)內(nèi)容 1. Linux操作系統(tǒng)的界面。 開啟計(jì)算機(jī)，在顯示如下登陸界面時(shí)，輸入本實(shí)驗(yàn)室規(guī)定的相應(yīng)的用戶名及密碼： Username：ic0x Password：student 回車即登錄進(jìn)入Linux操作系統(tǒng)的桌面。 2. Linux系統(tǒng)的常用命令。 （1）文件系統(tǒng)及文件管理類 n cd 　 切換目錄 n cd ..　返回上一級目錄 n pwd　顯示當(dāng)前工作目錄 n ls 　　列出目錄內(nèi)容 n mkdir　創(chuàng)建目錄 n rmdir 刪除空目錄 n clear 清屏 n cp　復(fù)制文件 n rm　刪除文件 n mv 移動(dòng)文件 n exit 退出 （2）vi 編輯器 Vi是UNIX/Linux操作系統(tǒng)中最經(jīng)典的文本編輯器，幾乎所有的UNIX/Linux發(fā)行版本都提供這一編輯器。 Vi是全屏幕文本編輯器，它只能編輯字符，不能對字體，段落等進(jìn)行排版。 Vi沒有菜單，只有命令。 n 啟動(dòng)vi的命令格式是: vi [文件名] n 如果不指定文件名，或指定的文件名不存在，則新建一文本文件（未命名的或以指定文件名命名的）。 n 如果指定文件存在，則打開指定文件進(jìn)行編輯。輸入文本指令： 要輸入文本必須首先將工作模式轉(zhuǎn)換為文本編輯模式，在命令模式下鍵入i, I, a, A, o, O命令中的任意一個(gè)即可。此時(shí)在狀態(tài)/命令區(qū)出現(xiàn)“---INSERT---”字樣。 i 從當(dāng)前的光標(biāo)位置開始輸入字符 I 光標(biāo)移動(dòng)到當(dāng)前行的行首，開始輸入字符 a 從當(dāng)前光標(biāo)的下一個(gè)位置，開始輸入字符 A 光標(biāo)移動(dòng)到當(dāng)前行的行尾，開始輸入字符 o 在光標(biāo)所在行之下新增一行 O 在光標(biāo)所在行之上新增一行 n 最后行模式：在命令模式下，按:鍵進(jìn)入最后行模式，此時(shí)vi會(huì)在屏幕的底部顯示:符號作為最后行模式的提示符號，等待擁護(hù)輸入相關(guān)命令。命令執(zhí)行完畢之后，vi自動(dòng)回到命令模式。 n Esc 退出當(dāng)前命令狀態(tài)，光標(biāo)所在的位置前開始插入文本； n u撤消恢復(fù)最后一次的文本修改: n w 文件名 保存為指定的文件 　 : q 退出vi 　 : q! 不保存文件，直接推出vi 　 : wq 存盤并退出vi （3）系統(tǒng)操作： n which 在變量中查找$PATH 設(shè)置的目錄里查找符合條件的文件 n whois 查找并顯示用戶信息 n reboot 重新啟動(dòng) n shutdown 關(guān)機(jī) n password 設(shè)置用戶密碼 三、 實(shí)驗(yàn)操作練習(xí) 在Linux系統(tǒng)進(jìn)入和退出zeni設(shè)計(jì)系統(tǒng) 操作步驟： １．建立目錄student06/zeniwork mkdir student06/zeniwork 進(jìn)入目錄 cd student06/zeniwork 顯示路徑 pwd 2. 刪除zeniwork目錄 rm –r zeniwork 3．復(fù)制文件 將spice.txt文件復(fù)制到當(dāng)前student06工作目錄 Cp spice.txt ~/student06/zeniwork 4. 用vi 編輯器　新建并編輯work.txt文本　內(nèi)容為自己的姓名與學(xué)號 Vi work.txt 鍵入 i,進(jìn)入編輯狀態(tài) 03060***** 鍵入ESC退出編輯狀態(tài) 實(shí)驗(yàn)二 Zeni設(shè)計(jì)系統(tǒng)入門及常用命令 一. 實(shí)驗(yàn)?zāi)康? 熟悉Zeni設(shè)計(jì)系統(tǒng)，設(shè)計(jì)思路及常用命令的操作 二. 實(shí)驗(yàn)內(nèi)容 1. Zeni設(shè)計(jì)系統(tǒng)的管理 ZeniSE擁有Analog Simulation Deck（模擬仿真平臺）。 （1）啟動(dòng)軟件 1 進(jìn)入工作目錄/home/ic/student06 2 啟動(dòng)軟件dm & （2）創(chuàng)建一個(gè)新的設(shè)計(jì)庫 1 在ZDMW中，LMB點(diǎn)擊菜單欄選項(xiàng)File>New>Library 2按照以下圖所示，用以下信息填充New Library表格。 Library Name: NAND In Directory: /home/student06 Technology : Attached To Library:INV /home/student06 NAND INV OK鍵確認(rèn)New Library form。 (3) 建立新的單元視圖 1. 在ZDMW中，RMB點(diǎn)擊NAND庫，在子菜單中選擇“New Cellview”命令。 2. 按照下圖所示，用以下的信息填充New Cellview form。 Library Name: NAND Cell Name: nand View Type: schematic NAND nand schematic schematic OK鍵確認(rèn)New Cellview form。原理圖編輯器窗口(SEW)自動(dòng)出現(xiàn)，同時(shí)新的原理圖單元圖建立。 3 在ZDMW中，RMB點(diǎn)擊NAND庫，在子菜單中選擇“New Cellview”命令。 4 按照下圖所示，用以下的信息填充New Cellview form。 Library Name: NAND Cell Name: nand View Name：layout View Type: layout NAND nand layout layout OK鍵確認(rèn)New Cellview form。原理圖編輯器窗口(LEW)自動(dòng)出現(xiàn)，同時(shí)新的版圖單元圖建立。 (4)原理圖編輯窗口中常用命令 1 添加元件 2 刪除 3 復(fù)制 4 移動(dòng) 5 屬性編輯 6 2.3. 添加元器件并設(shè)參數(shù)值 2.3.1 添加PMOS： 在窗口橫條菜單工具點(diǎn)擊圖標(biāo)，或在Add Instance form中，在Instance Name這一欄里填入M0，然后按照如下信息完成表格里的參數(shù)列表。 n BASE: vdd! n MODEL: Pch n W、L值根據(jù)各自設(shè)計(jì)而定。 Nch 在Help下拉菜單里，點(diǎn)擊Apply鍵，將光標(biāo)移回SEW中。在SEW中任意一處點(diǎn)擊LMB，將pmos3模型放入。添加NMOS,同上述操作一樣，在橫條菜單里選擇圖標(biāo)，并且把彈出的Add instance菜單用以下信息填充。 n Instance Name: M1 n BASE: gnd! n MODEL: Nch n L:0.35 n W:0.9 將noms3模型放入SEW中。注意：由于Pmos 在spice .txt 模型文件中已經(jīng)定義好的模型名稱，所以注意引用模型名稱與模型文件中的一致。 2．4. LMB點(diǎn)擊圖標(biāo)或點(diǎn)擊Add>Wire 通過LMB點(diǎn)擊M0的漏區(qū)，然后移動(dòng)光標(biāo)至M1的漏區(qū)，將M0和M1的漏區(qū)連接起來，LMB點(diǎn)擊M1的漏區(qū)，終止連線。 以同樣的方式，將M0和M1的柵連接起來。在移動(dòng)光標(biāo)的時(shí)候，可以發(fā)現(xiàn)，離光標(biāo)最近的pin腳會(huì)出現(xiàn)一個(gè)黃色的小方塊，按下ctrl＋LMB或shift＋LMB鍵，可以將當(dāng)前的連線捕獲連接在該點(diǎn)柵。按下Esc鍵，可以取消Add Wire命令。 2.4 添加輸入輸出端口： LMB（鼠標(biāo)左鍵）點(diǎn)擊 圖標(biāo)，或點(diǎn)擊Add>Pin。輸入端在Add Pin form中，將Pin的名稱設(shè)為IN，將pin的方向設(shè)為Input。輸出端，將Pin的名稱設(shè)為OUT，將pin的方向設(shè)為Output。 2.5在橫條菜單中LMB點(diǎn)擊vdd圖標(biāo)和接地圖標(biāo)，將它們放入合適的位置，并且將其與MOS的pin腳用連線連接起來。 以上就完成了對反相器的原理圖設(shè)計(jì)。 2．6 LMB點(diǎn)擊check >Current Cellview，check>Hierarchy對本層次原理圖進(jìn)行檢查并保存。 Design>Check and Save來檢查原理圖的錯(cuò)誤，并且保存。 2．7 繪制符號圖 符號圖是對原理圖的一種表示形式，主要是構(gòu)建層次化原理圖簡單化，符號圖在原理圖中能夠直觀的映像出其功能，特別是進(jìn)行復(fù)雜原理圖設(shè)計(jì)時(shí)，可以直接調(diào)用其符號，簡單明了，快捷方便。 點(diǎn)擊Cellview > Create From Cellview 創(chuàng)建新的sympol Cellview，left :指的是sympol的左側(cè)，輸入 in ，表明左側(cè)可以輸入端口，right表示右側(cè)，輸出端口 out。 當(dāng)紅線邊線框框沒有的時(shí)候，可以選擇add>selection Box 。 3 Zeni Schematic Editor中的仿真 在這部分… 我們將在輸入引腳上加入激勵(lì)信號，同時(shí)使用spice3仿真器進(jìn)行電路性能分析。最后，我們可以通過Zeni波形瀏覽器查看仿真后的波形。 仿真方法一： 3.1. 在輸入引腳加入激勵(lì) Step1：在Zeni SE窗口中，在橫條菜單欄上用LMB點(diǎn)擊圖標(biāo)。 Step12：在如下圖的Add Instance對話框中用以下的信息將空格填充。 n Library Name：analog n Cell Name：vdc n View Name：symbol n DC：5v 完成電路圖繪制，切記SAVE AND CHECK保存核查 Step3：添加仿真輸入信號在橫條菜單欄上用LMB點(diǎn)擊圖標(biāo)。 Step4：用以下信息填充Add Instance對話框。 n Library Name: analog n Cell Name: vplus n View n Name: n symbol n Instance Name: V1 n DC: 0 n V1: 0v n V2: 5v n TD: 0 n TR: 1ns n TF: 1ns n PW:20ns n PER: 40ns Step5：將vpulse與輸入引腳“IN”連接起來。 Step 6: check >current Cellview Step 7：LMB點(diǎn)擊 Design>Check and save。如果出現(xiàn)任何錯(cuò)誤，必須在仿真前進(jìn)行修改。 3.2. 設(shè)置仿真環(huán)境 Step 8. 在SE窗口，點(diǎn)擊Option>Tools…Tools Option表格出現(xiàn)。 Step 9. 在ZENI 中提供了Synopsys Hspice 、Berkeley SPICE3 、Cadence Spectre、 Silvaco SmartSpice 、SIMetrix多種仿真工具的平滑接口；并提供了開放源代碼SPICE3仿真工具。下面我門用SPICE3仿真工具對倒相 器原理圖進(jìn)行仿真。圖形如下所示： Step 10. Ok鍵確認(rèn)該表格。 Step 11. 由于每個(gè)仿真器都只接受其自身規(guī)定的網(wǎng)表類型， 根據(jù)你所使用的仿真器，點(diǎn)擊Option>Export Format>Netlist來配置網(wǎng)表類型。對于spice3，我們將按照下圖配置網(wǎng)表表格。 Step 11. OK鍵確認(rèn)Export Format表格。 Step 12. 點(diǎn)擊Tools>Analog Simulution Deck，彈出對話框，執(zhí)行菜單命令Settings->Simulator Setup,彈出對話筐的底部Spice3命令行為“CMD〉spice3 –b –r%W%N”,單擊[OK]鍵，仿真工具已設(shè)置為Spice3。 Step 13. 雙擊model setup 輸入模型文件“/zeni/v4627/lib/analog/model/spice/current/spice3.txt” Step 14 雙擊 simulus Setup 前面的小三角，三角標(biāo)向下旋轉(zhuǎn)，便可看見ZENI工具已經(jīng)識別出的原理圖中端口In、 vdd、gnd，在原理圖中我們已經(jīng)加載了激勵(lì)和電源，所以這里就不用加了。如果在原理圖中沒有加電源和激勵(lì)，我們就要加載激勵(lì)和電源。 Step 15. 鼠標(biāo)雙擊Analysis Setup,彈出Add Analysis Setup的對話框；分別設(shè)置Step、 Stop 、Start的參數(shù)，如下：10ns 50ns 0ns Step 16 在 Analog Simulution Deck對話框中，執(zhí)行菜單命令Settings->options ,去掉enable global power 的選項(xiàng)，點(diǎn)擊[OK]，退出。 Step 17 在 Analog Simulution Deck對話框中，執(zhí)行菜單命令Simulution>view final netlist 查看生成的.spi文件。 Step 18 單擊Analog Simulution Deck對話框中, 便運(yùn)行仿真，仿真后自動(dòng)生成后綴名為.spi, .raw文件。輸出的.spi 為加激勵(lì)的spice3網(wǎng)表文件，.raw為spice仿真后的結(jié)果波形文件。 （沒有出現(xiàn)波形文件可以通過設(shè)計(jì)管理圖（DM）中，執(zhí)行菜單命令Tools>Waveform Viewer, 彈出Zeni 工具的波形顯示工具。通過File>Open 或快捷圖形，file of type 選為SPICE raw Waveform file 將仿真后的波形文件讀到波形顯示器中。如圖所示：） 在該窗口中，LMB點(diǎn)擊File>Open Plot，打開file“inv.raw”波形文件。 Step 19. LMB點(diǎn)擊Signal>Add/Delete Signals…將有價(jià)值的信號放入組單中。 Step 20.OK鍵確認(rèn)Add/Delete Signals form。 Step 21 在Waveform Viewer 表格中，可以看到兩個(gè)交疊的信號。LMB點(diǎn)擊Option>Custom>Analog Signal，開啟Stack選項(xiàng)，將交疊的信號分開。 仿真結(jié)束。 三、實(shí)驗(yàn)報(bào)告 原理圖的輸出，選擇Design >print ,注意color 選項(xiàng)選擇Mono,可修改文件地址以及文件名，點(diǎn)擊OK完成原理圖的輸出。或者鍵入PRScm,印屏幕。 要求測量反相器上升時(shí)間和下降時(shí)間，記錄延時(shí)時(shí)間。 實(shí)驗(yàn)三 CMOS與非門原理圖的設(shè)計(jì) 一、 實(shí)驗(yàn)?zāi)康模? 1. 了解CMOS與非門原理及原理圖的設(shè)計(jì)過程 2. 熟悉Zeni SE原理圖編輯窗口的操作命令 二、實(shí)驗(yàn)內(nèi)容 1． LMB點(diǎn)擊DM窗口中NAND庫，打開schematic視圖，原理圖編輯窗口出現(xiàn)，窗口主要有三部分。 圖標(biāo)菜單：位于左側(cè)，列出了一些常見的命令的圖標(biāo)，要查看圖標(biāo)所代表的指令，只需要將鼠標(biāo)滑動(dòng)到想要查看的圖標(biāo)上，圖標(biāo)下方即會(huì)顯示出相應(yīng)的指令。 菜單欄： 位于視圖上部，包含編輯版圖的各個(gè)指令，并按照相應(yīng)類別進(jìn)行分類，通常叫作下拉菜單。 狀態(tài)顯示欄：位于版圖的底部，顯示坐標(biāo)、當(dāng)前編輯指令等狀態(tài)信息。 2．如下圖所示，建立CMOS與非門原理圖。 3．器件參數(shù)，如下圖所示 PMOS NMOS： 下面列舉出一些常見的指令，及相應(yīng)的快捷鍵舉例如下： Zoom In ：放大 Zoom out by 2：縮小2倍 Save ：保存編輯 Delete：刪除編輯 Undo ：取消編輯 Redo：恢復(fù)編輯 Move ; 移動(dòng)(m) Stretch : 伸縮 Rectangle：編輯矩陣圖形 Ploygon ：編輯多邊形圖形 Merge: 圖形結(jié)合 Smash : 打散 各層次都分開。 在版圖視窗的左側(cè)還有一個(gè)Layer 層選擇窗口,其功能：可以選擇所編輯的圖形所在的層次；可選擇那些層次可以編輯；可選擇哪些層次可以看到。 1.3參考版圖設(shè)計(jì) INV掩膜版圖如左側(cè)： 倒向器由一個(gè)Pmos 和Nmos 管組成。 進(jìn)入視圖后， 1）創(chuàng)建視圖為cont的版圖： Step1：點(diǎn)擊option>Generic>Display, 顯示其網(wǎng)格大小，及其單位，鼠標(biāo)移動(dòng)的距離。 參考設(shè)置修改如下。 Type :dot Major Step: 5 Minor Step： 0.100 X Sapcing： 0.05 Y Sapcing ：0.05 Aperture :：0.05保存并退出option對話框。 Step2: ctrl –Z 放大畫布 shift –Z：縮小畫布，在Layerout 窗口選擇Cont 層，然后點(diǎn)擊Layer視圖上方正方塊圖標(biāo) 或按快捷鍵b 或者點(diǎn)擊Create>Rectangle畫圖命令，根據(jù)DRC規(guī)則文件要求Cont最小邊長長度為0.2um?？梢詮淖鴺?biāo)（0.4,0.4）到（0.6,0.6）處繪制一個(gè)長方形。當(dāng)前光標(biāo)的坐標(biāo)在版圖編輯窗口的右下角處顯示，dx為x軸移動(dòng)的差值。 Step3:在窗口中，首先選中該矩形，然后LMB點(diǎn)擊Advanced>Resize，出現(xiàn)Resize表格。照以下圖形填充表格，OK鍵確認(rèn)Resize表圖層“met1.dwg”就自動(dòng)創(chuàng)建了，按照圍繞圖層cnt.dwg擴(kuò)大0.2微米的尺寸，生成金屬層。 Step4：在layer窗口中選擇oxide層，然后從（0.2，0.2）到（0.8，0.8）畫方形薄氧區(qū)，畫完之后按Esc退出命令。 Step5: 再畫一個(gè)與metl1 層相同的Pimp層作為P型擴(kuò)散區(qū)。（注意有源區(qū)，由離子摻雜與薄氧化層組成） Step6: 測量畫圖尺寸，LMB點(diǎn)擊Tool>Ruler或點(diǎn)擊 圖標(biāo)，從原點(diǎn)出發(fā)繪出坐標(biāo)系，按下Esc鍵終止該命令。 即 ct_pdiff 版圖生成。 同理: 當(dāng)畫ct_ndiff 的時(shí)候，只需要將pimp層改成nimp層。 2) Pmos版圖 Step1： 創(chuàng)建Pmos單元視圖。 Step2 : 選擇oxide層，畫出長為4.8 um,6um 的層次。調(diào)整圖形時(shí)候，可以點(diǎn)擊Stretch,圖像拉伸。 Step3： 畫P+ 摻雜區(qū)，選中oxide方框，選擇Advanced>Resize ,生成比oxide層擴(kuò)大0.6um Pdiff。 Step4： 畫n 阱區(qū)，在畫P有源區(qū)層基礎(chǔ)上，生成擴(kuò)大0.6 um的nwell層。（n阱的薄氧層） Step5： PMOS柵極，選用poly層，點(diǎn)擊LMB點(diǎn)擊Create>Path或點(diǎn)擊 圖標(biāo)，或者快捷鍵p，出現(xiàn)一個(gè)Create Path表格（如果表格沒有出現(xiàn)，按下F3鍵來激活，或者，開啟選項(xiàng)，Options>Generic>Editor>Auto Popup Form 自動(dòng)彈出菜單）。中心畫寬度為0.6。調(diào)整長度，使之伸出oxide框的0.6um，雙擊結(jié)束。 Step6： 畫接觸孔Cont,調(diào)用我們之前畫好的，LMB點(diǎn)擊Create>Instance或點(diǎn)擊 圖標(biāo)，或者點(diǎn)擊快捷鍵i，出現(xiàn)Create Instance表格。圖形旋轉(zhuǎn)，可以使用快捷鍵r。 查看調(diào)用的圖，curlt –f 可顯示插入的圖形。 3 ) NMOS版圖 同Pmos版圖一樣，只不過不需要畫n阱，版圖默認(rèn)襯底是P襯底。 Step1：先畫氧化層，在layer 層次上選oxide，畫長寬為4.8，0.6長方形。 Step2：畫Nimp層，點(diǎn)擊選中oxide方框，選擇Advanced>Resize ,添加Nimp.dwg層, 生成比oxide層擴(kuò)大0.6um ndiff。 Step3: 畫柵極，選中Poly層，添加path, width 0.6um,修改后，點(diǎn)擊Apply確認(rèn)，雙擊結(jié)束命令。 4 ) INV 版圖 Inv 可以通過調(diào)用已經(jīng)畫好PMOS NMOS的版圖形式來完成。 Step1 ：快捷鍵i，添加調(diào)用pmos，noms單元layout視圖，使用ctrl-f 來查看內(nèi)部版圖。 Step2 : poly層作為柵極，連接pmos,nmos版圖的柵極， 利用標(biāo)尺來確定兩個(gè)單元視圖之間最小距離為3um。 Step3：柵極作為輸入端口，與metl1 用cont 連接，如果輸入端的信號是由金屬二端口輸入的，那么金屬二與金屬一之間用via方孔連接。 Step4：選用metl1層連接pmos,nmos漏極,作為信號輸出端，假設(shè)該輸出信號將由金屬2引出，同step3 步驟一樣。 Step5：畫電源（vdd）和地(gnd)。Pmos的源極用線寬1.5um金屬1接電源，Nmos的漏極用金屬1寬度1.5um接地。在畫電源和地線時(shí)，寬度要寬一些。 Step6：pmos 基極接電源，即阱要接電源；noms基極接地，即p襯底接地。 保存，版圖繪制完畢。 三 、實(shí)驗(yàn)報(bào)告 1.熟悉版圖設(shè)計(jì)流程 2.版圖層次設(shè)計(jì) 3.按照要求完成INV反相器的版圖設(shè)計(jì) 4.熟悉ZENI layout版圖設(shè)計(jì) 思考題： 為什么一個(gè)標(biāo)準(zhǔn)的倒相器中的P管的寬長比要比N管的大？ 實(shí)驗(yàn)四 INV版圖DRC檢測 一、 實(shí)驗(yàn)?zāi)康? 1 版圖設(shè)計(jì)規(guī)則（DRC）檢測 2.熟悉IC制造工藝文件 二、 實(shí)驗(yàn)內(nèi)容 1. 通過用戶界面運(yùn)行DRC 版圖設(shè)計(jì)規(guī)則檢查（ DRC）：最小線寬、最小圖形間距、最小接觸孔尺寸、柵和源漏區(qū)的最小交疊等 DRC 關(guān)于設(shè)計(jì)規(guī)則，包括邏輯要求，大小要求，空間要求的檢測，生成.rpt文件?！皃rvrulecontent” 1. LMB點(diǎn)擊Options>Generic command，將Veryfiy>Working Path中的地址修改為“/student06”，或使用“Browse”來設(shè)置任意你想要的目錄，即設(shè)置你工作路徑。圖像如下所示。 .OK并保存選項(xiàng)表格。 2. LMB點(diǎn)擊Verify>Layout Verification，出現(xiàn)一個(gè)Layout Verification表格。 3. 在其中的“Tool”這個(gè)下拉菜單里選擇“Zeni Veri”。 4. 用“/zeni/v4627/demo/tutorial/PLL_demo/inv.drc”填寫在Command field（命令區(qū)）。 5. 用戶也可以點(diǎn)擊“Edit”按鈕來瀏覽命令文件。 6. 確認(rèn)Layout Verification表格的內(nèi)容如下圖所示。 7. 點(diǎn)擊OK，啟動(dòng)DRC作業(yè)。Background按鈕可以使DRC作業(yè)以后臺方式運(yùn)行。 對于更大型的DRC作業(yè)，這一點(diǎn)對于在等待DRC運(yùn)行的時(shí)候，同時(shí)做其他任務(wù)是很有用的。“Load Report Automatically”（自動(dòng)加載報(bào)告）按鈕可以在DRC作業(yè)完成的時(shí)候自動(dòng)調(diào)出DRC的結(jié)果。如果沒有開啟這一功能，用戶可以在DRC作業(yè)完成的時(shí)候，通過點(diǎn)擊Verify>Load Report來查看DRC結(jié)果。 8. Zterm-ldc表格出現(xiàn)。 關(guān)閉Zterm。 2 瀏覽檢查DRC違規(guī) 1. 如果Load Report Automatically選項(xiàng)沒有開啟，點(diǎn)擊Verify>Load Report來調(diào)出DRC違規(guī)報(bào)告。注意，DRC結(jié)果文件“inv.rpt”保存在用戶自定義的工作路徑中。這種情況下，文件保存在“/student06”目錄下。 確認(rèn)File Type（文件類型）是Zeni Veri，然后點(diǎn)擊OK鍵，確認(rèn)加載DRC錯(cuò)誤。 如下圖： 2. LMB點(diǎn)擊Tools>Browse Marker，出現(xiàn)Browse Marker表格。 3. 表格被分為兩半。左半部分列出了驗(yàn)證工具，也就是說，Zeni可以調(diào)用其他EDA驗(yàn)證工具的DRC結(jié)果，比如Dracula，Calibre和Hercules。右半部分列出了所有的DRC違規(guī)，用驗(yàn)證工具列出在左側(cè)。這種情況下，只有一個(gè)DRC違規(guī)。 4. 對于用戶來說，將Browse Marker表格移至屏幕的右下角，將可以瀏覽整個(gè)版圖的完整界面而不被阻擋。 5. LMB點(diǎn)擊DRC違規(guī)“EXT MET1 LT 0.50 OUTPUT err901”，相應(yīng)的DRC錯(cuò)誤就以白色標(biāo)記的方式顯示在版圖編輯窗口中。 如下圖所示。 該DRC違規(guī)意味著兩個(gè)met1.dwg圖層的外部間距小于了0.50微米?，F(xiàn)在，在這個(gè)版圖中，間距為0.4微米。因此，用戶需要通過移動(dòng)mpoly單元和m1m2單元的引用塊陣列來拉大間距。 將mpoly和m1m2單元的引用塊陣列向左側(cè)移動(dòng)0.1微米。下圖顯示了兩個(gè)met1.dwg圖層的間距。 6. 保存版圖，重新運(yùn)行DRC，可以發(fā)現(xiàn)，DRC結(jié)果中，沒有DRC違規(guī)的報(bào)告了。在這部分中，我們學(xué)會(huì)了使用ZeniDRC工具來運(yùn)行DRC檢查，顯示和檢查DRC找到的版圖錯(cuò)誤。 三、實(shí)驗(yàn)報(bào)告 1、熟悉ZENI工具平臺 2、熟悉DRC工藝文件命令、查看檢測結(jié)果并修改 3、心得體會(huì)及其其他 實(shí)驗(yàn)五 LVS版圖原理圖一致性檢查 一、實(shí)驗(yàn)?zāi)康? 版圖對原理圖驗(yàn)證（Layout-Versus-Schematic, LVS）用于將在原理圖中提取和仿真的電路和在版圖中提取的電路進(jìn)行對比。 二、 實(shí)驗(yàn)內(nèi)容及步驟 INV版圖檢查 Zeni工具首先在版圖中進(jìn)行電路提取。版圖首先被檢查，然后器件的結(jié)構(gòu)和相互間的連接關(guān)系就被定義出來。據(jù)此，就產(chǎn)生了代表版圖中電路的網(wǎng)表。第二個(gè)網(wǎng)表是由原理圖產(chǎn)生的。如果這兩個(gè)網(wǎng)表在進(jìn)行對比的時(shí)候有任何差異，Zeni工具將會(huì)檢查并顯示出來，進(jìn)行錯(cuò)誤的修改。 將利用交互式LVS進(jìn)行反相器版圖和原理圖間的同構(gòu)比較。同時(shí)，采用LVS Debugger-LDX進(jìn)行查找和顯示LVS錯(cuò)誤。 1. 進(jìn)入工作目錄 2. dm & 3. 出現(xiàn)ZDM窗口。 4. 在ZDM窗口中，從左到右依次點(diǎn)擊：INV1>inv1>layout（雙擊打開版圖界面） 5. 打開原理圖界面“inv1.schematic”。 6. LMB點(diǎn)擊Options>Export Format>Netlist. 將選項(xiàng)“Ground As 0”關(guān)閉，并且打開“Global Net Support”。關(guān)閉“Flat Netlist”。如下圖所示。 7. OK確認(rèn)表格。 8. LMB點(diǎn)擊Tools>Export Netlist。如下圖，將出現(xiàn)的表格填好。 9. OK鍵確認(rèn)表格。cdl網(wǎng)表就在一個(gè)文本編輯窗口中創(chuàng)建了。關(guān)閉該窗口。 通過用戶界面運(yùn)行LVS 10. 打開界面“INV1.inv.layout”。（跳過這一步，如果該頁面已經(jīng)被開啟了） 11. LMB點(diǎn)擊Options>Generic command，將Verify>Working Path中的路徑修改為“/tmp”或使用“Browse”來設(shè)置為你需要的任意路徑(一般會(huì)設(shè)置你的當(dāng)前的工作路徑 home/icxx /student06）。如下圖所示： 12. OK確認(rèn)選項(xiàng)表格。 13. LMB點(diǎn)擊Verify>Layout Verification，出現(xiàn)Layout Verification表格。 14. 在Tool下拉菜單中選擇Zeni Veri。 15. 將Command file用“$Zeni-install-path/demo/tutorial/INV_demo/inv.lvs”填寫，其中，$Zeni-install-path是Zeni的安裝路徑(路徑同。 16. 可以點(diǎn)擊編輯鍵來瀏覽和修改命令文件。 17. 開啟“Custom Opertations”。 18. 在LVS選項(xiàng)卡中分別鍵入“inv”和“/tmp/inv.cdl”。如下圖所示。 19. OK鍵確認(rèn)表格。 20. Zterm-ldc表格如下圖所示 21. 在表格末尾，可以發(fā)現(xiàn)類似下圖的文本，意味著兩個(gè)網(wǎng)表是同構(gòu)的。 22. 如果有錯(cuò)誤。 查看錯(cuò)誤 LMB點(diǎn)擊Verify->LVS Debugger。出現(xiàn)LDX表格，在Error File 中填寫lvsprt.lvs,點(diǎn)擊Load。如果有錯(cuò)誤，錯(cuò)誤就會(huì)顯示出來。 用MMB分別點(diǎn)擊“Schematic Node”（原理圖節(jié)點(diǎn)）和Layout Node中的節(jié)點(diǎn)“5”，出現(xiàn)一個(gè)激活菜單，選擇菜單中的“Show Node”（顯示節(jié)點(diǎn)），于是兩個(gè)從原理圖界面和版圖界面中提取的拓樸結(jié)構(gòu)示意圖就出現(xiàn)了，如下圖所示 左側(cè)的拓樸結(jié)構(gòu)圖是從原理圖中提取出來的，右側(cè)的另一個(gè)結(jié)構(gòu)圖是從版圖中提取出來的。對比這兩個(gè)圖形，可以清楚的看出來，右側(cè)結(jié)構(gòu)圖中缺失了一個(gè)NMOS，因?yàn)檫B接PMOS和NMOS的柵的連線缺失了。 出現(xiàn)錯(cuò)誤也可以在原理圖和版圖中顯示，用MMB分別點(diǎn)擊Schematic Node和Layout Node中的節(jié)點(diǎn)5，選擇激活菜單中的“Show Error”，原理圖界面和版圖界面就將自動(dòng)打開，每個(gè)界面上都有錯(cuò)誤標(biāo)記。 三、 實(shí)驗(yàn)報(bào)告 1、 熟悉工藝文件命令 2、 zeni 平臺上檢查版圖正確性 3、 心得體會(huì)及其他